JPS5870683A - インタ−レス回路とその駆動方法 - Google Patents

インタ−レス回路とその駆動方法

Info

Publication number
JPS5870683A
JPS5870683A JP56169144A JP16914481A JPS5870683A JP S5870683 A JPS5870683 A JP S5870683A JP 56169144 A JP56169144 A JP 56169144A JP 16914481 A JP16914481 A JP 16914481A JP S5870683 A JPS5870683 A JP S5870683A
Authority
JP
Japan
Prior art keywords
line
gate
control
pulse
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56169144A
Other languages
English (en)
Other versions
JPH0255992B2 (ja
Inventor
Shinichi Teranishi
信一 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56169144A priority Critical patent/JPS5870683A/ja
Publication of JPS5870683A publication Critical patent/JPS5870683A/ja
Publication of JPH0255992B2 publication Critical patent/JPH0255992B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は撮像デバイスやディスブンイデバイスのイン
ターレース回路に関する。
第1図は、従来DMO8型撮濃デバイスの平面模式図で
ある。牛導体基板Q受元側の主面C′ζpQ接合型のフ
ォトダイオード1が多数二久元的に配列形成されている
。フォトダイオードlの列の一方側に近接して全1.a
+=号線2が設けられている。フォトダイオードlと垂
直信号線2との間には走査線選択ゲート3が投げられて
おり、この走査線選択ゲート3の−#電極は各水平行に
対応した走査線選択線4にそれぞれ接続されている。走
査線選択線4はインターレース回路5の各水平行に対応
した出力にそれぞれ接続さnている。インターレース回
路5の入力と垂直シフトレジスタ6の出力とは各水平行
に対応して接続されている。垂直信号線2の一方の端部
に水平ゲート7の一方端がそれぞれ接続されている。水
平ゲート7の他方端は水平信号線8に共通接続されてい
る。水平信号線8は負荷抵抗9を介して直流屯源101
C接続后れている。水平信号線8と負荷抵抗9の接続点
に信号出力端子11が設げられている。水平ゲート7の
制御tt極は水平シフトレンスタ12の出力に順次接続
されている。
この撮像デバイスは以下のよ5な撮像動作を行う。信号
電荷蓄積時に、入射光に反応してフォトダイオード1に
信号電荷が蓄積さルる。水平帰線期間IK順次走査線t
4択するオンパルスが垂直シフトンジスタロよりインタ
ーレース回路5′t−介して走査線選択線4に印加され
る。オンパルスが印加された走査線選択線4に接続され
た走査線選択ゲート3はオン状態になり、信号電荷はそ
れぞれフォトダイオードlより垂直信号線2へ移されれ
る。走査線選択ゲート3がオフ状態になると、信号電荷
の次の蓄積が噴まる。水平有効期間においC1水平シフ
トンジスタ12は順次オンパルスを水平ゲート7に供給
し、順次水平ゲート7をオン状態にする。この時垂直信
号線2上の信号電荷は水平ゲート7、水平信号線8、負
荷抵抗9を通って直流it源lOへ達する。信号電荷が
負荷抵抗9を流れるときに発生する電圧を信号出力端子
11よりビデオ出力として取り出す。
標準的なビデオシステムでは、1フレームt2フイール
ドで構成するインターレースが行なわれている。こ几に
はフィールド蓄積モードとフレーム蓄積モードとがある
。定食線に鳩仄l芹、2錠、・−1n着・・−と番号を
つげる。フィールド蓄積モードでは、一方のフィールド
の時に14と29.3釜と4着、−(2n−1)@と2
n番、・−というよ5に2本の走査線の信号IE循を合
わせて読み出し、他方のフィールドの時に1釜、2薯と
3謔、411Fと5箸、・・・2n番と(2n+1)番
、・−という走査線の組み合わせ−で信号電荷を読み出
す。フレーム蓄積モードでは、一方のフィールドの時に
1番、3II、・・・、(2n  l)番、・・・とい
5ように奇数番目の走査線の信号電荷を読み出し、他方
のフィールドの時に2番、4@、・・・、2n@、・・
・というように偶数番目の走査線の1@号電荷を読み出
す。フィールド蓄積モードはフレーム蓄積モードに比較
して残像が少なく、動きの速い被写体を撮像するのに有
利である。フレーム蓄積モードでは走査線1本、1本を
独立に疏み出すために垂直解鍬度が優れている。
しかしながら、従来用いられてきたインターレース回路
では、フィールドIIi積モードとフレーム蓄積モード
を蘭単に切り替えることができないとい5欠点があ−)
た。
この発明の目的は上記のような欠点を除去して、フィー
ルド蓄積モードとフレーム蓄積モードとを簡単に切り替
えることができるインターレース回路とその駆動方法を
提供することにある。
この発明によれば垂直シフトンジスタの各出力端に、第
1制御線で制御される第1ゲートの一方端と、第2制御
線で制御される第2ゲートの一方端と、第3制御線で制
御される第3ゲートの一方端とを接続し、各第1ゲート
の他方端と前凸己垂直シフトレジスタの1ビ、ト前の出
力端に接続されたgtl記第3ゲートの他方端とを接続
したものと、第2ゲートの他方端とが、この順序が轢り
返されるように順次走査線選択線に接続されていること
を特徴とするインターレース回路が侵らルる。ざらにこ
の発明によれば前記インターレース回路に6いて、一方
のフィールドの時に、第1制御線と第2制御線とにオン
パルスを、第3m1Jt41線にオフパルスを印加し、
1出方のフィールドのIiK、m2IIIIl@l繰と
第3′@御線とにオンパルスを、第fill卿線シCオ
フパルスを印加することを特徴とするインターレース回
路の駆動方法が得られる。さらにこの発明によれば前記
インターレース回路Kgいて、一方のフィールドの時に
、第1制師線にオンパルスで、第2制御線と第3制御線
とにオフパルスを印加し、他方のフィールドの詩に、第
2制陣線VCオンパルスを、第111JIl線と第3制
御線とにオフパルスを印加することを特徴とするインタ
ーレース回路υg励方法が得られる。
以下この発明の実施例にもとづいて説明する。
第2図はこの発明の一実m例のインターレース回路の平
面模式図である。図!、C23いて第1図と同一記号は
同一構成要素を示す。垂直シフトレジスタ6ON個の出
力端に順次1静、24、・−・、n ’?If、・−・
N番と番号をつげる。2N個の走査線選択線4にも順次
l#、2#、−・・、n蓄、・・・、2N番と番号をつ
ける。垂直シフトレジスタ6のnil目の出力端に、第
1′@御線13で制御されるn番目の第1グー)14の
一方端と、第2呵御、!115で制御されるn4目の第
2ゲート16の一方端と、第3制#jIt17で制御さ
れるnaF目の第3ゲート18の一方端とが接続されて
いる。n番目の第1ゲート14の他方端と(n−1)i
目の第3ゲート18の他方端とを接続したものと、(2
nl)第1目の走査)J&選択線4とが接続されている
。n 4’目の第2グー)16の;出力端と2nt−目
の定食線遣択保4とが接続されている。
このインターレース回路において、フィールド蓄積モー
ドでLゴ、一方のフィールドの時に、第1ルリ却盪13
と第2;伺伸線15とにオンパルス金、り33制御線1
7てオフパルスを印加する。この詩、丑1ばシフトレジ
スタ6のn番目の出力は(2nl)−目と2n番目の走
査線選択線4へ伝わる。1方のフィールドの峙((、第
2制御線15と第3@御4M17とにオンパルスを、第
1制A線13にオフパルスを印加する。この時、垂直シ
フトレジスタ6のn番目の出刃苓・工2n番目と(2n
+i)i#目との走査線選択線4へ伝わる。
フレーム蓄積モードでは、一方のフィールドの時に、第
1制御線13・ζオンパルスを、第2制岬籾15と第3
制御線エフとにオフパルスを印〃iするうこの時、垂直
シフトレジスタ6’tQ n i 目の出力、よ(2n
  1)i!目の走査線選択線4へ伝わる。
1tid方のフィールドの時に、第2制御線15にオン
パルス金、第1制御i11籾13と第3制御線17−と
にオフパルスを印加する。この吋、垂直シフトレジスタ
6のn番目の出力、ま2n番目の走査線選択線4へ伝わ
る。
上記、りように、このインターレース回路では、第1制
#II緑13と第2制御線15と第3 +1aJ御線1
7とに口」加するパルス全変更−rることンこよって、
6易にフィールド蓄積モードとフレーム蓄積モーyを切
り替えることが可能である。この、瀘果、被写体や目i
3に迩した蓄積モードを量率に選択できる撮像波−が実
現さfLる。
この発明はMO8氾遁澹デバイスl’j 7J)ってし
よなく、MO8+ccD  型撮像デバイスや固体ディ
スブンイデバイスしても応用できる。
図面の藺半ン直d明 第1凶はMO8型通像チェイスの模式的平面図、第2図
はこの発明の一冥り例(Cよるインターンース回路模式
司平面図である。
4・−・走査線選択線、5・・・インターレース回路l
路、6・・・垂直シフトレジスタ・、13・・・41制
@1尿、l 4・・・5ル1ゲート、15−・・第2制
御線、16・・・第2ゲート、17・・・第3制御線、
18・・・第3ゲート。
第1(3

Claims (1)

  1. 【特許請求の範囲】 1、  gIi:fシフトレジスタの各出力端に、第1
    @御線で制御される第1ゲートの一方端と、籐2制御蝋
    で制御される第2ゲートの一方端と、第3制#線で制御
    される第3ゲートの一方端とt−接続し、各第1ゲート
    の他方端と前記垂直シフトレジスタの1ビツト前の出力
    端に接続された前記第3ゲートの偽万端とを接続したも
    のと、第2ゲートの他方端とが、この順序が繰り返され
    るように順次走査線選択線に*統されていることt特徴
    とするインターレース回路。 2、 垂直シフトレジスタの各出力端に、第1制御似で
    制御される第1ゲートの一方端と、52−1m縁で1−
    一される42ゲートの一方端と、第3制#線で制御され
    る第3ゲートの一方端とt−接続し、各第1ゲートの他
    方端と前記垂直シフトレジスタの1ビ、ト前の出力端に
    接続された前。 配薬3ゲートの他方端とを接続したものと、第2ゲート
    の他方着とが、この順序が繰り返さnるよ5に順次走査
    線選択線に接続されているインターレース回路に宴いて
    、一方のフィールドのti#に、第1制費線と第2制−
    伸線とにオフパルスを、第3fidJWlli1i□こ
    オフパルスを印7J11.t、、他方のフィールドの時
    に、第2.11!I m線と第3制御程とにオンパルス
    を、第一1@−線にオフパルスを印刀目することを特徴
    とするインターレース回路の駆一方法。 3、 垂直シフトレジスタの各出力端に、渠1 :mJ
     J)線で、dllされる第1ゲートの一方端と、42
    制#憾で制御さする第2ゲートの一方端と一第3aII
    I婦線で制御される。美3ゲートの一方端とを接続し、
    各覇lゲートの他方端と前記垂直シフトレジスタのエビ
    、ト面の出力−に接続さaたゆ1記g3ゲートの偽万端
    とを接続したものと、オニ2−グーFの他方端とが、こ
    の順序が操り返されるように頑次走査線適択に接続され
    Cいるイン、ターレース回路において、一方のフィール
    ドの時、ζ、第1制御線にオンパルスを、第2制御線と
    第3制御41I&1と(でオフパルスを印刀目し、Tよ
    方のフィーkF(Daに、第2制御線にオンパルスを。 g1制姉線と−i3制御線とにオフパルスを印加するこ
    とを特徴とするインターレース回路の駆動方法。
JP56169144A 1981-10-22 1981-10-22 インタ−レス回路とその駆動方法 Granted JPS5870683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56169144A JPS5870683A (ja) 1981-10-22 1981-10-22 インタ−レス回路とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56169144A JPS5870683A (ja) 1981-10-22 1981-10-22 インタ−レス回路とその駆動方法

Publications (2)

Publication Number Publication Date
JPS5870683A true JPS5870683A (ja) 1983-04-27
JPH0255992B2 JPH0255992B2 (ja) 1990-11-28

Family

ID=15881096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56169144A Granted JPS5870683A (ja) 1981-10-22 1981-10-22 インタ−レス回路とその駆動方法

Country Status (1)

Country Link
JP (1) JPS5870683A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626581A (ja) * 1985-07-03 1987-01-13 Fuji Photo Film Co Ltd 固体撮像素子
EP0565775A2 (en) * 1992-04-13 1993-10-20 Mitsubishi Denki Kabushiki Kaisha Solid-state imaging device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626581A (ja) * 1985-07-03 1987-01-13 Fuji Photo Film Co Ltd 固体撮像素子
JPH0547020B2 (ja) * 1985-07-03 1993-07-15 Fuji Photo Film Co Ltd
EP0565775A2 (en) * 1992-04-13 1993-10-20 Mitsubishi Denki Kabushiki Kaisha Solid-state imaging device
EP0565775A3 (ja) * 1992-04-13 1994-03-30 Mitsubishi Electric Corp
US5444484A (en) * 1992-04-13 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Solid-state imaging device

Also Published As

Publication number Publication date
JPH0255992B2 (ja) 1990-11-28

Similar Documents

Publication Publication Date Title
US4963981A (en) Image sensor device capable of electronic zooming
US5847758A (en) Color CCD solid-state image pickup device
US6519000B1 (en) Image pickup apparatus with mode switching between a still picture mode and a moving picture mode
EP0403248B1 (en) Photoelectric converting apparatus
US6377304B1 (en) Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods
US5463421A (en) Solid-state image apparatus which sweeps out independently ineffective electric charges so that the exposure period can be varied within a range from one field period to one frame period
US4876601A (en) Imaging apparatus having zoom capability via readout variation
DE3942615A1 (de) Bildabtastvorrichtung
US4626916A (en) Solid state image pickup device
DE2504617B2 (de) Fernsehkamera zur erzeugung von signalen von teilbildern eines fernsehbildes
EP0876053B1 (en) Method for driving a solid state image sensor
JPS5870683A (ja) インタ−レス回路とその駆動方法
US6760069B2 (en) Method and apparatus for processing image signals
US4791307A (en) Method for reading out charges in solid-state image pickup unit
JPH0255993B2 (ja)
JPH0421280A (ja) X−yアドレス型固体撮像装置
JPS6041510B2 (ja) 固体撮像板
JPS5954383A (ja) 固体撮像装置の駆動方法
JP3586344B2 (ja) 表示装置
JPS61127275A (ja) 電荷結合形撮像素子の駆動方法
JP2506758B2 (ja) 固体撮像装置
JPH03166875A (ja) 固体撮像装置の駆動方法
JP4060410B2 (ja) 固体撮像装置
JPS61238181A (ja) 固体撮像装置の信号読出方式
JPH0856312A (ja) 固体撮像素子及びその駆動方法