JPS586916B2 - デイジタル時計 - Google Patents

Description

【発明の詳細な説明】 本発明は、デイジタル時計に関するものである。

従来より、デイジタル時計については種々のものがある
が実用性をもった、操作の簡単なものは少ない。

そこで本発明は、実用性が高く、しかも簡単な３桁半の
デイジタル表示器をもちいて、従来の〔時〕、〔分〕の
みならず、〔秒〕および〔日〕をも簡単な操作で切換え
られ、しかも操作性を良くするために、〔秒〕および〔
日〕表示切換時に時限回路を動作させ、ある時間だけ表
示を保持する機能をもつデイジタル時計を提案するもの
である。

従来、〔時〕、〔分〕、〔秒〕および〔日〕を表示でき
るデイジタル時計には、４桁または５桁半のデイジタル
表示器を用いていた。

これによれば、デイジタル表示器が複雑となり、しかも
腕時計等の小型の表示器を必要とする場合は、非常に不
利である。

またデイジタル表示器と電子回路との接続線数が多く、
電子回路を集積化する場合に、チップ面積が大きくなり
コストアップする欠点がある。

更にまた、〔秒〕および〔日〕を表示するためにスイッ
チ素子による切換え方式をもちいているので、〔秒〕ま
たは〔日〕を表示させている間は、スイッチ素子をたと
えば“ＯＮ”状態に保持する必要がある。

これによって、時計全体の操作性が著しく悪くなる欠点
も有していた。

本発明はこの点に鑑みてなされたもので、簡単な３桁半
のデイジタル表示器を有効に利用し、電子回路の構成を
簡単にして集積化を容易にし時計として操作性の良い独
特の表示切換方式をもちいて上記従来の欠点を除去する
ものである。

以下に本発明のデイジタル時計の一例を示し説明する。

第１図は本発明によるデイジタル時計の一例を示す系統
図である。

１は基準周波数信号源、２は分周回路、３は秒計数回路
、４は分計数回路、５は時計数回路、６は日計数回路、
７は切換回路、８は第２復調回路、９は第１復調回路、
１０は第１表示器駆動回路、１１は第１表示器、１２は
制御回路、１３はスイッチ素子、１４は第２表示器駆動
回路、１５は第２表示器、１６は消去回路である。

上記基準周波数信号源１は、たとえば発振周波数３２．
７６８ＫＨｚの水晶発振子と、発振用インバータおよび
帰還回路とで構成され、周波数確度と周波数安定度の良
い３２．７６８ＫＨｚの基準周波数信号を得る。

上記分周回路２は１５個の１／２分周器をシリーズに接
続して、分周回路全体で１／３２７６８に分周し、入力
周波数を上記３２．７６８ＫＨｚとすれば出力周波数と
して１Ｈｚの信号、すなわち１秒信号を得る。

秒計数回路３は、上記１秒信号を計数して００秒から５
９秒に相当する秒信号と６０秒ごとの１分信号を得る。

分計数回路４は上記１分信号を計数して００分から５９
分に相当する分信号と６０分ごとの１時信号を得る。

時計数回路５は上記１時信号を計数してＡＭ１２時から
ＰＭ１２時に相当する時信号と２４時ごとの１日信号を
得る。

日計数回路６は上記１日信号を計数して１日から最大３
１日に相当する日信号を得る。

切換回路７は上記分信号、秒信号および日信号を制御回
路１２からの制御信号Ｓ１により選択的に切換え、第１
復調回路８へ上記分または秒あるいは日各信号を伝送す
るものである。

第２復調回路８は、上記の選択的に切換えられた分また
は秒あるいは日各信号を、第２表示器１５に適した信号
に復調するものである。

第１復調回路９は、上記時信号を第１表示器１１に適し
た信号に復調するものである。

第１表示器駆動回路１０は、前記第１復調回路９からの
復調信号を第１表示器１１を駆動するのに充分な信号に
変換増幅するものである。

消去回路１６は、前記第１表示器７駆動回路１０からの
信号を制御回路１２からの消去信号Ｓ２によって消去す
る回路である。

この場合制御回路１２から消去信号Ｓ２がなければ、こ
の消去回路１６は作動せず、前記第１表示器駆動回路１
０からの信号は、第１表示器１１へそのまま伝送される
。

第１表示器１１は前記第１表示器駆動回路１０からの電
気的信号を光学的信号に変換するものであり、第３図の
１１の部分である。

第２表示器駆動回路１４は、前記第２復調回路８からの
復調信号を第２表示器１５を駆動するのに充分な信号に
変換増幅するものである。

第２表示器１５は、前記第２表示器駆動回路１４からの
電気的信号を光学的信号に変換するものであり、第３図
の１５の部分である。

制御回路１２はスイッチ素子１３で得られる“ＯＮ”あ
るいは“ＯＦＦ”各信号により動作する時限回路と、記
憶回路とを備え、前記スイッチ素子１３が瞬時だけ“Ｏ
Ｎ”になっても前記時限回路が作動して、その時限回路
の作動中は前記スイッチ素子１３が“ＯＮ”になってい
るのと同等の機能を有する。

前記記憶回路は、前記スイッチ素子の“ＯＮ”，“ＯＦ
Ｆ”に従って作動し、「分」または「秒」あるいは「日
」を順次表示するのにもちいる順序信号を作るためにも
ちいられる。

スイッチ素子１３は、“ＯＮ”あるいは“ＯＦＦ”の電
気信号を前記制御回路１２に送るものである。

このような表示切換方式をより詳しく説明するため、第
１図のＡ部を第２図により詳しく図示して説明する。

第２図の１７および１８は、リセット付トグルＴタイプ
マスタースレイブフリップフロツプ回路、１９はＡＮＤ
回路、２０および２１はインバータ回路、２２，２３お
よび２４はＮＯＲ回路、２５，２６および２７はゲート
回路である。

Ｕは第１図のスイッチ素子１３の“ＯＮ”，“ＯＦＦ”
信号Ｓ０が供給される端子、Ｔは第１図の消去回路１６
へ消去信号Ｓ２を供給する端子、■は第１図の秒計数回
路３からの時限信号Ｓ６が供給される端子、Ｗは第１図
の分計数回路４からの分信号Ｓ４が供給される端子、Ｘ
は第１図の秒計数回路３からの秒信号Ｓ３が供給される
端子、Ｙは第１図の日計数回路６からの日信号Ｓ５が供
給される端子、Ｚは第１図の第２復調回路８へ選択され
た信号Ｓ７を供給する端子である。

次に、この第２図の動作を説明する。

第１の状態としてＶには、秒計数回路３から時限信号Ｓ
６としてたとえば１０秒パルス信号が供給され、Ｕには
、第１図のスイッチ素子１３より論理レベル“０”の信
号が供給されている。

初期状態として、リセット付トグルＴタイプマスタース
レイブフリップフロツプ１７のＱ１には論理レベル“０
”があらわれているとすればＮＯＲ回路２２の出力は論
理レベル“１”、ＮＯＲ回路２３及び２４の出力は論理
レベル“０”であるから、ゲート回路２５が“ＯＮ”し
、ゲート回路２６及び２７は“ＯＦＦ”となるので、Ｚ
にはＷの信号、すなわち分信号Ｓ４が伝えられる。

このときＴには論理レベル“０”が供給されるので第１
図の消去回路１６は作動せず第３図のように第１表示器
１１は「時」を表示し、第２表示器１５は「分」を表示
している。

第２の状態として次にＵに“１”の信号が供給されると
、リセット付トグルＴタイプマスタースレイブフリップ
フロツプ１７のＱ１の出力は“０”のままであるので，
ＮＯＲ回路２２及び２３の出力は“０”となりＮＯＲ回
路２４の出力が“１”となるので、ゲート回路２５及び
２７は“ＯＦＦ”、２６が“ＯＮ”となるので、Ｚには
Ｘの信号、すなわち秒信号Ｓ３が伝えられる。

一方、ＮＯＲ回路２２の出力が“０”となるのでＴには
“１”が供給されることになり、第１図の消去回路１６
が作動し、第１表示器１１の「時」が消去されて第４図
のように第２表示器１５に「秒」が表示される。

このときリセット付トクルＴタイプマスタースレイブフ
リップフロツプ１８はＵが“１”のレベルであるのでリ
セットされ、出力Ｑ２は“０”である。

第３の状態としてその次にＵに再び“０”の信号が供給
されればリセット付トグルＴタイプマスタースレイブフ
リップフロツプ１８のリセットを解除すると共に、リセ
ット付トグルＴタイプマスタースレイブフリップフロツ
プ１７のＱ１を“１”のレベルにする。

しかしＮＯＲ回路２２，２３及び２４の出力は、前の第
２の状態と変らず、すなわち「秒」のみが第２表示器１
５に表示されている。

しかしリセット付トグルＴタイプマスタースレイブフリ
ップフロツプ１８のリセットが解除されたため、■に供
給される１０秒パルスにより、Ｑ２の出力が、リセット
解除後０〜１０秒で“１”のレベルになりそれから１０
秒後にＡＮＤ回路１９の出力が“１”となり、リセット
付トグルＴタイプマスタースレイブフリップフロツプ１
７のＱ１は“０”のレベルにもどり、第１状態と同じ状
態となる。

すなわち、第２の状態から第３の状態になった後１０秒
〜２０秒で第１の状態にもどる。

第４の状態として次の場合のことを考える。

すなわち第３の状態で、第２表示器１５に「秒」が表示
されているとき、Ｕに再び“１”の信号を供給すれば、
リセツト付トグルＴタイプマスタースレイブフリップフ
ロツプ１８をリセットし、リセット付トクルＴタイプマ
スタースレイブフリップフロツプ１７のＱ１は“１”の
ままであるから、ＮＯＲ回路２３及び２４の出力は“０
”となりＮＯＲ回路２３の出力は“１”となるのでゲー
ト回路２５及び２６は“ＯＦＦ”となりゲート回路２７
が“ＯＮ”となるのでＺにはＹの信号すなわち日信号Ｓ
５が供給される。

Ｔには“１”が供給されるので、第１図の消去回路１６
が作動し、第１表示器１１の「時」が消去されて、第５
図のように第２表示器１５に「日」が表示される。

第５の状態として次に再びＵに“０”を供給すれば、リ
セット付トグルＴタイプマスタースレイブフリップフロ
ツプ１７のＱ１は“０”となり第１の状態すなわち第１
表示器１１には「時」、第２表示器１５には「分」が表
示される。

前記のようにして「時」、「分」、「秒」および「日」
を表示することができる。

前記Ｕの信号すなわち第１図のスイッチ素子１３として
は、一般の機械式腕時計における３時方向に付いている
リューズを押しこむことにより“ＯＮ”となり、通常は
“ＯＦＦ”のようなスイッチをもちいることが、より操
作性を良くする。

すなわちリューズが通常位置にあれば前記Ｕには論理レ
ベル“０”を供給し、リューズを押しこむとＵに論理レ
ベル“１”を供給する。

このようにリューズの位置信号と論理レベルを１対１に
考えれば前記説明はよりわかりやすい。

上記デイジタル時計の機能は一例であって、特許請求の
範囲をせばめようとするものではない。

この一例により他に各種の組合せが容易に考えられるこ
とは明白である。

すなわち、〔秒〕と〔日〕の表示される順序を逆にした
り、スイッチ素子を２つ以上もちいて〔秒〕および〔日
〕を表示させるのに順序性をもたせなくすることも可能
であり、時限回路を「秒」表示時のみにかぎらず、「日
」表示時も作動するようにしたり、あるいは両方とも作
動させないようにすることもできる。

以上のようにこの発明は簡単な３桁半の表示器をもちい
て「時」、「分」、「秒」および「日」を選択的に切換
えて表示でき、しかも操作の極めて簡便なデイジタル時
計を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデイジタル時計の系統
図、第２図は第１図のＡ部の詳細説明回路図、第３図乃
至第５図は３桁半のデイジタル表示器の表示状態を示す
図であり、第３図は時及び分表示状態、第４図は秒表示
状態、第５図は日表示状態を示している。 図中同一符号は同一又は相当部分を示している。 図において、１は基準周波数信号源、３，４，５，６は
それぞれ秒計数回路、分計数回路、時計数回路、日計数
回路、７は切換回路、８は第２復調回路、９は第１復調
回路、１０は第１表示器駆動回路、１１は第１表示器、
１２は制御回路、１３はスイッチ素子、１４は第２表示
器駆動回路、１５は第２表示器、１６は消去回路である
。

Claims (1)

1. 【特許請求の範囲】 １ 基準周波数信号を発振する回路、前記回路から秒信
   号、分信号、時信号および日信号をそれぞれ別個に得る
   計数回路、前記時信号を処理して第１の表示装置に「時
   」をデジタル表示する第１の処理回路、前記秒信号、分
   信号および日信号を受け、制御信号により、これを選択
   的に出力する切換回路、前記切換回路からの出力信号を
   処理して、第２の表示装置に「秒」、「分」あるいは「
   日」を選択的にデイジタル表示する第２の処理回路、操
   作信号を受けて、前記切換回路の出力を、分信号から秒
   信号あるいは、日信号に順次切換えるための制御信号を
   発生する制御回路、前記第２の表示装置が「秒」または
   「日」を表示している間は、前記第１の表示装置の時表
   示を消去する回路を備えたことを特徴とするデイジタル
   時計。 ２ 特許請求範囲第１項記載のデイジタル時計において
   、前記制御回路は、少くとも分信号から秒信号あるいは
   日信号への第１の切換時に前記操作信号消滅後も所定時
   間該表示を保持する時限回路を備えたことを特徴とする
   デイジタル時計。