JPS5866446U - 異常輻湊検出装置 - Google Patents

異常輻湊検出装置

Info

Publication number
JPS5866446U
JPS5866446U JP16215681U JP16215681U JPS5866446U JP S5866446 U JPS5866446 U JP S5866446U JP 16215681 U JP16215681 U JP 16215681U JP 16215681 U JP16215681 U JP 16215681U JP S5866446 U JPS5866446 U JP S5866446U
Authority
JP
Japan
Prior art keywords
processor
detection device
abnormal
bus
sending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16215681U
Other languages
English (en)
Other versions
JPS6225795Y2 (ja
Inventor
新屋　正次
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP16215681U priority Critical patent/JPS5866446U/ja
Publication of JPS5866446U publication Critical patent/JPS5866446U/ja
Application granted granted Critical
Publication of JPS6225795Y2 publication Critical patent/JPS6225795Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の原理を説明するプロセッサーと負荷の
関係図、第２図は第１図に示すプロセッサーのブロック
回路図である。 １〜４・・・・・・プロセッサ、５・・・・・・プロセ
ッサ間情報授受バス、６〜９・・・・・・プロセッサ対
応の負荷、１０・・・・・・バスインターフェイス回路
、１１・・・・・・タイマー回路、１２・・・・・・中
央処理装置。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のプロセッサが相互に情報授受を行なう共通のバス
    を介して接続出来る構成の多重テロセッサシステムに於
    て、各プロセッサにバスインターフェイス回路と中央制
    御装置、および一つのプロセッサから他方のプロセッサ
    に情報を送出するためにバスが使用出来る様になるのを
    待ち合せ始めてから一定時間を監視するタイマー回路と
    を設け、その一定時間に送出が開始出来ない時、システ
    ムに異常な負荷が加っていると判断することを特徴とす
    る異常輻輳検出装置。
JP16215681U 1981-10-29 1981-10-29 異常輻湊検出装置 Granted JPS5866446U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16215681U JPS5866446U (ja) 1981-10-29 1981-10-29 異常輻湊検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16215681U JPS5866446U (ja) 1981-10-29 1981-10-29 異常輻湊検出装置

Publications (2)

Publication Number Publication Date
JPS5866446U true JPS5866446U (ja) 1983-05-06
JPS6225795Y2 JPS6225795Y2 (ja) 1987-07-01

Family

ID=29954489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16215681U Granted JPS5866446U (ja) 1981-10-29 1981-10-29 異常輻湊検出装置

Country Status (1)

Country Link
JP (1) JPS5866446U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139224A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Computor occupation self-control system
JPS5582330A (en) * 1978-12-18 1980-06-21 Toshiba Corp Common bus control unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139224A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Computor occupation self-control system
JPS5582330A (en) * 1978-12-18 1980-06-21 Toshiba Corp Common bus control unit

Also Published As

Publication number Publication date
JPS6225795Y2 (ja) 1987-07-01

Similar Documents

Publication Publication Date Title
JPH0354375B2 (ja)
JPS5866446U (ja) 異常輻湊検出装置
JPS5851364U (ja) 二重系システムの主従系切換装置
JPH0226904B2 (ja)
JPS5940907U (ja) 通信機能付調節計
JPS6389197U (ja)
JPS5881657U (ja) 計算機システムの異常検知装置
JPS6071956U (ja) バ−ジヨンチエツク機能を有するマルチｃｐｕシステム
JPS605539U (ja) マルチプロセツサ間通信装置
JPS5897666U (ja) 多重系計算機システムの相互監視装置
JPS59135554A (ja) 計算機システム間通信方式
JPS61147443U (ja)
JPS59108942U (ja) コンピユ−タシステムの自己診断装置
JPS6082349U (ja) 共有メモリのアクセス制御装置
JPS5866439U (ja) マルチシステムにおける入出力装置の出力一括管理装置
JPS59177260U (ja) 外部監視装置
JPS5832539U (ja) 割込制御回路
JPS5915152U (ja) 複合計算機システムにおける切替処理装置
JPS5988749U (ja) ウオツチドツグタイマによるｃｐｕ監視装置
JPS5824851U (ja) 移動体制御装置の情報変更装置
JPS60164254U (ja) データ転送装置
JPS6020659U (ja) 入出力制御装置
JPS6178352U (ja)
JPS59104250U (ja) マイクロコンピユ−タの待ち動作監視回路
JPH039565U (ja)