JPS5832539U - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPS5832539U JPS5832539U JP12573081U JP12573081U JPS5832539U JP S5832539 U JPS5832539 U JP S5832539U JP 12573081 U JP12573081 U JP 12573081U JP 12573081 U JP12573081 U JP 12573081U JP S5832539 U JPS5832539 U JP S5832539U
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- information
- control circuit
- processing side
- interrupt control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、本考案が採用される情報処理装置の構成図、
第２図は、本考案を実現するための入出力間の論理関係
を示す図、第３図は、ＩＮＴ−Ｃの一実施例を示す回路
ブロック図、第４図は、割込を輻幀したとき本考案によ
り異常事態が通知される場合を示すタイムチャートであ
る。 １・・・マイクロプロセッサμＰ、２・・・データバス
Ｉ）−ＢＵＳ、 ３・・・割込要求信号線ＩＮＴ−ＲＱ
、 ４・・・割込受付信号線ＩＮＴ−ＡＫ、５・・・Ｒ
ＯＭ、 ５・・・ＲＡＭ。
第２図は、本考案を実現するための入出力間の論理関係
を示す図、第３図は、ＩＮＴ−Ｃの一実施例を示す回路
ブロック図、第４図は、割込を輻幀したとき本考案によ
り異常事態が通知される場合を示すタイムチャートであ
る。 １・・・マイクロプロセッサμＰ、２・・・データバス
Ｉ）−ＢＵＳ、 ３・・・割込要求信号線ＩＮＴ−ＲＱ
、 ４・・・割込受付信号線ＩＮＴ−ＡＫ、５・・・Ｒ
ＯＭ、 ５・・・ＲＡＭ。
Claims (1)
- 複数種の割込情報を受は付けて、個々の割込情報毎にそ
の発生を情報処理側に通知する制御を行なう割込制御回
路において、１つの割込が発生した場合、その割込情報
を記憶し、情報処理側からのその割込に対する処理完了
通知により、前記割込情報を抹消するようにし、前記割
込入力の発生時点で、以前に入力した同一種の割込情報
に基づく情報処理側の処理が末だ完了していない場合は
それを情報処理側に最優先の割込みで通知するように構
成したことを特徴とする割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12573081U JPS5832539U (ja) | 1981-08-25 | 1981-08-25 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12573081U JPS5832539U (ja) | 1981-08-25 | 1981-08-25 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5832539U true JPS5832539U (ja) | 1983-03-03 |
Family
ID=29919557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12573081U Pending JPS5832539U (ja) | 1981-08-25 | 1981-08-25 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832539U (ja) |
-
1981
- 1981-08-25 JP JP12573081U patent/JPS5832539U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5832539U (ja) | 割込制御回路 | |
| JPS58123656U (ja) | 電話機 | |
| JPS6119857U (ja) | 出力ポ−ト制御回路 | |
| JPS6066140U (ja) | アンテナ共用装置 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS60642U (ja) | 入出力制御装置 | |
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS589041U (ja) | 遠隔監視制御装置 | |
| JPS6087046U (ja) | 入力回路チエツク装置 | |
| JPS60153330U (ja) | キ−入力制御回路 | |
| JPS6059686U (ja) | 信号監視回路 | |
| JPS5958855U (ja) | マイクロコンピユ−タのプログラム暴走防止システム | |
| JPS6014535U (ja) | 電子回路 | |
| JPS58113139U (ja) | キ−スイツチのレスポンス回路 | |
| JPS5994393U (ja) | 画像処理装置 | |
| JPS59182756U (ja) | マイクロコンピユ−タ | |
| JPS6035290U (ja) | カレンダ−時計のシステムバス結合装置 | |
| JPS59194251U (ja) | メ−タリレ− | |
| JPS5881655U (ja) | 比較回路 | |
| JPS5859037U (ja) | 電子複写機の故障表示装置 | |
| JPS59166547U (ja) | 情報送出回路 | |
| JPS58179508U (ja) | シ−ケンスコントロ−ラにおけるカウンタ等の表示制御装置 |