JPS5988749U - ウオツチドツグタイマによるｃｐｕ監視装置 - Google Patents

ウオツチドツグタイマによるｃｐｕ監視装置

Info

Publication number
JPS5988749U
JPS5988749U JP18311782U JP18311782U JPS5988749U JP S5988749 U JPS5988749 U JP S5988749U JP 18311782 U JP18311782 U JP 18311782U JP 18311782 U JP18311782 U JP 18311782U JP S5988749 U JPS5988749 U JP S5988749U
Authority
JP
Japan
Prior art keywords
cpu
watchdog timer
monitoring device
bus
cpu monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18311782U
Other languages
English (en)
Other versions
JPS6343560Y2 (ja
Inventor
敏郎 井上
村木　吉明
杉山　惠子
Original Assignee
株式会社明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社明電舎 filed Critical 株式会社明電舎
Priority to JP18311782U priority Critical patent/JPS5988749U/ja
Publication of JPS5988749U publication Critical patent/JPS5988749U/ja
Application granted granted Critical
Publication of JPS6343560Y2 publication Critical patent/JPS6343560Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のウォッチドッグタイマによるＣＰＵ監視
装置を説明するための図、第２図は本考案の一実施例を
示す図である。 １・・・・・・システムバス、２・・・・・・ウォッチ
ドッグタイマ、３・・・・・・ＣＰＵ、　４・・・・・
・メモリ、５・・・・・・入出力装置、６・・・・・・
内部時計、３Ａ・・・・・・優先順位判定装置。

Claims (1)

    【実用新案登録請求の範囲】
  1. ＣＰＵ、メモリ、入出力装置及びウォッチドッグタイマ
    、内部時計がバス結合されるコンピュータにおいて、上
    記時計はＣＰＵに対して一定周期でバス占有リクエスト
    信号を発生し、上記ウォッチドッグタイマはＣＰＵカニ
    ら時計に与えるバス占有許可信号を検出し、この信号が
    該タイマに設定する時間内に検出されないときにＣＰＵ
    の異常と判定することを特徴とするウォッチドッグタイ
    マによるＣＰＵ監視装置。
JP18311782U 1982-12-02 1982-12-02 ウオツチドツグタイマによるｃｐｕ監視装置 Granted JPS5988749U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18311782U JPS5988749U (ja) 1982-12-02 1982-12-02 ウオツチドツグタイマによるｃｐｕ監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18311782U JPS5988749U (ja) 1982-12-02 1982-12-02 ウオツチドツグタイマによるｃｐｕ監視装置

Publications (2)

Publication Number Publication Date
JPS5988749U true JPS5988749U (ja) 1984-06-15
JPS6343560Y2 JPS6343560Y2 (ja) 1988-11-14

Family

ID=30396395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18311782U Granted JPS5988749U (ja) 1982-12-02 1982-12-02 ウオツチドツグタイマによるｃｐｕ監視装置

Country Status (1)

Country Link
JP (1) JPS5988749U (ja)

Also Published As

Publication number Publication date
JPS6343560Y2 (ja) 1988-11-14

Similar Documents

Publication Publication Date Title
JPS5988749U (ja) ウオツチドツグタイマによるｃｐｕ監視装置
JPS58108724U (ja) デイジタル保護継電装置
JPS6020655U (ja) 非同期バス結合方式コンピユ−タシステムの異常監視装置
JPS59138928U (ja) プロセス出力回路
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置
JPS6384650U (ja)
JPS59107800U (ja) コンピユ−タシステムの機能チエツク装置
JPS6071956U (ja) バ−ジヨンチエツク機能を有するマルチｃｐｕシステム
JPS6048566A (ja) メモリバスアクセス方式
JPS58150129U (ja) デユアル制御装置
JPS60153355U (ja) マルチｃｐｕシステムの制御装置
JPS58147050U (ja) 情報処理装置
JPS59108942U (ja) コンピユ−タシステムの自己診断装置
JPS60112857U (ja) マイクロプロセツサ間のデ−タ転送回路
JPS6035290U (ja) カレンダ−時計のシステムバス結合装置
JPS58152047U (ja) ３ステ−トゲ−トの制御回路
JPS5824851U (ja) 移動体制御装置の情報変更装置
JPS5937633U (ja) キ−ボ−ド付プリンタ
JPS5963746U (ja) コンピユ−タの異常判別装置
JPS6082349U (ja) 共有メモリのアクセス制御装置
JPS61653U (ja) Ｄｍａ転送回路
JPS59118050U (ja) 巡回監視装置
JPS5851363U (ja) マイクロコンピユ−タ用集積回路
JPS5851352U (ja) アナログ入力コントロ−ラ
JPS5897666U (ja) 多重系計算機システムの相互監視装置