JPS5866438U - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JPS5866438U JPS5866438U JP15927681U JP15927681U JPS5866438U JP S5866438 U JPS5866438 U JP S5866438U JP 15927681 U JP15927681 U JP 15927681U JP 15927681 U JP15927681 U JP 15927681U JP S5866438 U JPS5866438 U JP S5866438U
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- scanning
- counter
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のタイミング信号発生回路のフロック図、
第２図はそのタイ・ミング図、第３図は本考案の一実施
例を示すブロック図、第４図はそのタイミング図、第５
図はアドレッサブルラッチ４０の構成図である。 １・・・・・・カウンタ、２ａ、２ｂ・ｇｅｅｓｅラッ
チレジス□り、３ａ、 ３ｂ・・・・・・コンパレー
タ、１０・・・・・・ＲＡＭ。 ２０・・・・・・スキャニングカウンタ、３０・・・・
・・セレクタ、４０・・・・・・セレクタ、４０・・・
・・・アドレッサブルラッチ、４１・・・・・・デコー
ダ、ＴＤ・・・・・・タイミングデータ、ＣＫ・・・・
・・クロック、ＳＣＫ・・曲システムクロック、Ｔ、Ｔ
ｏ〜Ｔ７・・・・・・タイミングデータ、ＷＡ・・・・
・・書き込みアドレスデータ、ＲＡ・・・・・・読み出
しアドレスデータ。
第２図はそのタイ・ミング図、第３図は本考案の一実施
例を示すブロック図、第４図はそのタイミング図、第５
図はアドレッサブルラッチ４０の構成図である。 １・・・・・・カウンタ、２ａ、２ｂ・ｇｅｅｓｅラッ
チレジス□り、３ａ、 ３ｂ・・・・・・コンパレー
タ、１０・・・・・・ＲＡＭ。 ２０・・・・・・スキャニングカウンタ、３０・・・・
・・セレクタ、４０・・・・・・セレクタ、４０・・・
・・・アドレッサブルラッチ、４１・・・・・・デコー
ダ、ＴＤ・・・・・・タイミングデータ、ＣＫ・・・・
・・クロック、ＳＣＫ・・曲システムクロック、Ｔ、Ｔ
ｏ〜Ｔ７・・・・・・タイミングデータ、ＷＡ・・・・
・・書き込みアドレスデータ、ＲＡ・・・・・・読み出
しアドレスデータ。
Claims (1)
- クロック信号をカウントするカウンタと、必要なタイミ
ング信号と少な（とも同数のアドレスを有し各アドレス
に各々タイミングデータが記憶されるメモリと、前記カ
ウンタが一回カウントアップする時間内に前記メモリの
タイミングデータが記憶されたアドレスを少なくとも一
回はスキャンするための読出しアドレスデータを出力す
るスキャニングカウンタと、このスキャニングカウンタ
から出力された読出しアドレスデータに基づき前記メモ
リから読み出されたタイミングデータと前記カウンタの
計数値とを比較して両者が比較条件を満すと比較結果信
号を出力する比較回路と、前記スキャニングカウンタか
ら出力された読出しアドレスデータに基づき複数のタイ
ミング信号出力端に前記比較回路から出力された一比較
結集信号を分配する手段とを具備したことを特徴とする
タイミング信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15927681U JPS5866438U (ja) | 1981-10-26 | 1981-10-26 | タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15927681U JPS5866438U (ja) | 1981-10-26 | 1981-10-26 | タイミング信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5866438U true JPS5866438U (ja) | 1983-05-06 |
Family
ID=29951736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15927681U Pending JPS5866438U (ja) | 1981-10-26 | 1981-10-26 | タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866438U (ja) |
-
1981
- 1981-10-26 JP JP15927681U patent/JPS5866438U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5866438U (ja) | タイミング信号発生回路 | |
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS6419457A (en) | Memory device | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| JPS6121057U (ja) | 情報記録装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS58129554U (ja) | メモリマツプ式ｉ／ｏを有するデ−タ処理装置 | |
| JPS58147060U (ja) | バ−コ−ド印字装置 | |
| JPS60140146U (ja) | メモリ制御回路 | |
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS59130146U (ja) | メモリ装置 | |
| JPS6034644U (ja) | 電子装置 | |
| JPS5858601U (ja) | シ−ケンス制御装置 | |
| JPS6095653U (ja) | デ−タバス制御装置 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
| JPS59113841U (ja) | 主記憶構成制御装置 | |
| JPS6044298U (ja) | メモリ書込み回路 | |
| JPS60155099U (ja) | 記憶制御装置 | |
| JPS59155639U (ja) | メモリ選択装置 | |
| JPH04170649A (ja) | バス制御回路 | |
| JPS585097U (ja) | 吹鳴パタ−ン発生回路 | |
| JPS6124900U (ja) | 選択回路 |