JPS5863255A - Ｃｍｉ符号伝送路の打合回線插入法 - Google Patents
Ｃｍｉ符号伝送路の打合回線插入法Info
- Publication number
- JPS5863255A JPS5863255A JP56160910A JP16091081A JPS5863255A JP S5863255 A JPS5863255 A JP S5863255A JP 56160910 A JP56160910 A JP 56160910A JP 16091081 A JP16091081 A JP 16091081A JP S5863255 A JPS5863255 A JP S5863255A
- Authority
- JP
- Japan
- Prior art keywords
- cmi
- line
- circuit
- code
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル伝送路に打合回線を挿入する方法
に関するものである。
に関するものである。
従来、光デイジタル伝送方式で打合回線を作る方法とし
ては、他の伝送路（介在線等）や、打金回線情報でタイ
ミング周剪数を周波数変調して送る方法や、打合同線情
報で伝送信号の光出方ケ振幅変調して送る方法が知られ
ている。
ては、他の伝送路（介在線等）や、打金回線情報でタイ
ミング周剪数を周波数変調して送る方法や、打合同線情
報で伝送信号の光出方ケ振幅変調して送る方法が知られ
ている。
介在線による方法は、新たに伝送路が必要になる欠点が
あり、その他の方法は信号伝送系のＳ／Ｎ余裕（ジッタ
、振幅余裕）を減少させる欠点があった。
あり、その他の方法は信号伝送系のＳ／Ｎ余裕（ジッタ
、振幅余裕）を減少させる欠点があった。
本発明はこれらの欠点を解決するため、ＣＭＩ符号変換
における冗長部分の一部な打合回線情報に置き換えて伝
送可能としたもので、その特徴は、入力符号をＣＭＩ符
号変換を介して伝送路に送出するＣＭＩ符号伝送路にお
ける打金回線の挿入法において、ＣＭＩ符号変換におけ
る同じ入力符号に対応する２つのモードの切替周期を、
打金回線のＯ又は１の情報により変化させることにより
、ＣＭＩ符号伝送路に打金回線を挿入するごとき・。
における冗長部分の一部な打合回線情報に置き換えて伝
送可能としたもので、その特徴は、入力符号をＣＭＩ符
号変換を介して伝送路に送出するＣＭＩ符号伝送路にお
ける打金回線の挿入法において、ＣＭＩ符号変換におけ
る同じ入力符号に対応する２つのモードの切替周期を、
打金回線のＯ又は１の情報により変化させることにより
、ＣＭＩ符号伝送路に打金回線を挿入するごとき・。
ＣＭＩ符号伝送路の打金回線挿入法にある。なおＣＭ
Ｉ （Ｃｏｄｅ ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ ）は
、例えば、入力データ０に対し０１のパターンを出力し
、入力データ１に対してはＯＯ又は１１のパターンケ所
定の周期で出力するごとき符号変換法を指すものとする
。
Ｉ （Ｃｏｄｅ ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ ）は
、例えば、入力データ０に対し０１のパターンを出力し
、入力データ１に対してはＯＯ又は１１のパターンケ所
定の周期で出力するごとき符号変換法を指すものとする
。
第１図は本発明の実施例であり、１は信号入力端子、２
はクロック信号入力端子、３は打合回線挿入（送信部）
ＣＭＩ変換装置、４は打金回線入力端子、５はアナログ
・ディジタル変換器、６は打金回線データ入力端子、７
，１７はシフトパルス出力端子、８は伝送信号出力端子
、９は伝送路、１０は伝送信号入力端子、１１は打合回
線分離（受信部）ＣＭＩ変換装置、１２は信号出力端子
、１３はクロック信号出力端子、１４は同期エラー出力
端子、１５はデータエラー出力端子、１６は打金回線デ
ータ出力端子、１８はディジタル・アナログ変換器、１
９は打金回線出力端子である。
はクロック信号入力端子、３は打合回線挿入（送信部）
ＣＭＩ変換装置、４は打金回線入力端子、５はアナログ
・ディジタル変換器、６は打金回線データ入力端子、７
，１７はシフトパルス出力端子、８は伝送信号出力端子
、９は伝送路、１０は伝送信号入力端子、１１は打合回
線分離（受信部）ＣＭＩ変換装置、１２は信号出力端子
、１３はクロック信号出力端子、１４は同期エラー出力
端子、１５はデータエラー出力端子、１６は打金回線デ
ータ出力端子、１８はディジタル・アナログ変換器、１
９は打金回線出力端子である。
第 １ 表
ＣＭＩ符号変換則
第 ２ 表
符号変換則
第１図において、伝送信号は、信号入力端子１とクロッ
ク信号入力端子２より打金回線挿入（送信部）ＣＭＩ変
換装置３に入力して、第２表に示す符号変換則で変換さ
れて、伝送路９に送り出される。打金回線分離（受信部
）ＣＭＩ変換装置１１では、送られてきた信号を第２表
に示す符号変換則で伝送信号をもとし１、信号出力端子
１２およびクロック信号出力端子１３に出力する。また
、変換則に合わない場合はエラー出力端子１３．１４に
出力が出る。
ク信号入力端子２より打金回線挿入（送信部）ＣＭＩ変
換装置３に入力して、第２表に示す符号変換則で変換さ
れて、伝送路９に送り出される。打金回線分離（受信部
）ＣＭＩ変換装置１１では、送られてきた信号を第２表
に示す符号変換則で伝送信号をもとし１、信号出力端子
１２およびクロック信号出力端子１３に出力する。また
、変換則に合わない場合はエラー出力端子１３．１４に
出力が出る。
一方、打合回線信号は、入力端子４よりアナログ・ディ
ジタル変換器５に入力されディジタル信号となり、打金
回線挿入（送信部）ＣＭＩ＝３Ｊｌｊ換装置３０打合回
線データ入力端子６に入力される。
ジタル変換器５に入力されディジタル信号となり、打金
回線挿入（送信部）ＣＭＩ＝３Ｊｌｊ換装置３０打合回
線データ入力端子６に入力される。
そこで、伝送信号中に第２表に示す符号変換則で挿入さ
れ、伝送路９′？：経由して打金回線分離（受信部）Ｃ
Ｍｌ、変換装置１１で打金回線データが分離され、打金
回線データ出力端子１６に出力される。
れ、伝送路９′？：経由して打金回線分離（受信部）Ｃ
Ｍｌ、変換装置１１で打金回線データが分離され、打金
回線データ出力端子１６に出力される。
この信号はディジタル・アナログ変換器１８で打合回線
信号となり、出力端子１９に出力されることより、新た
な伝送路を用いずに打金回線ができる。
信号となり、出力端子１９に出力されることより、新た
な伝送路を用いずに打金回線ができる。
上記の説明に用いた符号変換則の第２表の説明の前に、
従来のＣＭＩ符号の変換則を第１表に示す。これは、入
力データが００場合に０１パターンを出力し、入力デー
タが１の場合に００もしくは１１のパターンを交互に出
力している。
従来のＣＭＩ符号の変換則を第１表に示す。これは、入
力データが００場合に０１パターンを出力し、入力デー
タが１の場合に００もしくは１１のパターンを交互に出
力している。
このＣＭＩ符号の状態遷移図を第２図に示す。
ここで細矢印は入力データ、太矢印は同期信号、丸印は
出力データを示す。このＣＭＩ符号は入力データが１の
場合、２つのパターンを交互に出力しているが、この周
期を変更することにより新たな情輯を付加できることが
わかる。
出力データを示す。このＣＭＩ符号は入力データが１の
場合、２つのパターンを交互に出力しているが、この周
期を変更することにより新たな情輯を付加できることが
わかる。
第２表は、打金回線情報を付加した例である。
すなわち、入力データ１に対する出カバターン（００，
１１）の切替周期を打金回線データ（ＯＷ）が０の場合
は従来のＣＭＩ変換則と同じとし、打合回線データ（Ｏ
Ｗ）が１の場合は出カバターン（００，１１）の切替周
期を各２個を１組として（従来のＣＭＩ変換則周期の２
倍）出力する。また、入力データがＯの場合は打金回線
データを送らない。この打金回線情報を含むＣＭＩ符号
変換則の状態遷移図を第３図に示す。図より打合回線デ
ータがＯの場合、次の打合回線データを送るには、入力
データ１が２個くるまで待つ必要があり、打金回線デー
タが１の場合は４個くるまで待つ必要があることがわか
る。また、同符号の最大連続長は５であり、従来のＣＭ
Ｉ符号の３に対して増加している。第３図には、次の打
合回線データの要求に対応するシフトパルス（ＳＰ）、
および同期信号（太矢印）を示している。
１１）の切替周期を打金回線データ（ＯＷ）が０の場合
は従来のＣＭＩ変換則と同じとし、打合回線データ（Ｏ
Ｗ）が１の場合は出カバターン（００，１１）の切替周
期を各２個を１組として（従来のＣＭＩ変換則周期の２
倍）出力する。また、入力データがＯの場合は打金回線
データを送らない。この打金回線情報を含むＣＭＩ符号
変換則の状態遷移図を第３図に示す。図より打合回線デ
ータがＯの場合、次の打合回線データを送るには、入力
データ１が２個くるまで待つ必要があり、打金回線デー
タが１の場合は４個くるまで待つ必要があることがわか
る。また、同符号の最大連続長は５であり、従来のＣＭ
Ｉ符号の３に対して増加している。第３図には、次の打
合回線データの要求に対応するシフトパルス（ＳＰ）、
および同期信号（太矢印）を示している。
なお第３図で、状態遷移を表わすＮ（Ｍｉ）なる記号の
Ｎ（Ｎ＝０又は１）は入力データを表わし、Ｍ （Ｍ二
〇又はｌ）は打合回線のデータを表わし、１（ｉ＝１〜
４）は打合回線の１ビツトの伝送のための入力データの
順序を示し、打金回線のデータが００場合には、このＯ
の送信のために１の入力データが２ピツト必要であり（
ｉ＝１〜２）、打金回線のデー考１の送信のためには、
１の入力データが４ピツト必要である（ｉ−１〜４）。
Ｎ（Ｎ＝０又は１）は入力データを表わし、Ｍ （Ｍ二
〇又はｌ）は打合回線のデータを表わし、１（ｉ＝１〜
４）は打合回線の１ビツトの伝送のための入力データの
順序を示し、打金回線のデータが００場合には、このＯ
の送信のために１の入力データが２ピツト必要であり（
ｉ＝１〜２）、打金回線のデー考１の送信のためには、
１の入力データが４ピツト必要である（ｉ−１〜４）。
例えば、出力データが１１のとき、入力データが１、打
金回線データが１のときは、図のＡ−Ｂ−Ｃ−Ｄと遷移
することにより４ビツトの１の入力データにより、１ビ
ツトの１の打金回線データが送出される。
金回線データが１のときは、図のＡ−Ｂ−Ｃ−Ｄと遷移
することにより４ビツトの１の入力データにより、１ビ
ツトの１の打金回線データが送出される。
第４図、第５図に第３図の状態遷移図より求めた送信部
および受信部のフローチャートを示す。
および受信部のフローチャートを示す。
入力データ１に対応する出カバターン周期の制御に用（
・るカウンタの値を０１カウントアツプ・ダウン制御を
Ｕ／］） （Ｕ ニアノブ、Ｄ＝ダウン）、受信部の打
合回線データシフトパルス）ＩＭとして示している。
・るカウンタの値を０１カウントアツプ・ダウン制御を
Ｕ／］） （Ｕ ニアノブ、Ｄ＝ダウン）、受信部の打
合回線データシフトパルス）ＩＭとして示している。
第６図は、第１図の打合回線挿入（送信部）ＣＭＩ変換
装置３０回路図の例である。これは、第４図の送信部の
フローチャートを実際の回路にしたものである。この回
路では、パターン周期制御用カウンタな打金回線データ
で２進および４進のカウンタとして切替え、さらに２進
と４進力ウンタ間の同期もとっている。
装置３０回路図の例である。これは、第４図の送信部の
フローチャートを実際の回路にしたものである。この回
路では、パターン周期制御用カウンタな打金回線データ
で２進および４進のカウンタとして切替え、さらに２進
と４進力ウンタ間の同期もとっている。
第７図は、第１図の打金回線分離（受信部）ＣＭＩ変換
装置１１の回路図の例である。これは、第５図の受信部
のフローチャートを実際の回路にしたものである。タイ
ミング回路では（クロック時間：ｔ）、同符号連続が５
まであることよりｔ／２の遅延回路を４段にしている。
装置１１の回路図の例である。これは、第５図の受信部
のフローチャートを実際の回路にしたものである。タイ
ミング回路では（クロック時間：ｔ）、同符号連続が５
まであることよりｔ／２の遅延回路を４段にしている。
また、パターン周期検出用の計数器として４進のアップ
・ダウンカウンタを用い、このカウンタの状態を。より
下、もしくは３より上に計数しようとした場合にエラー
検出を可能として（・る。
・ダウンカウンタを用い、このカウンタの状態を。より
下、もしくは３より上に計数しようとした場合にエラー
検出を可能として（・る。
以上説明したように、ＣＭＩ符号変換則において、入力
データ１に対して、出方パターンの周期な打合回線デー
タにより変更することで打金回線情報伝送が可能となる
ので、従来のＣＭＩ符号伝送に比較して８／Ｎの劣化は
生じない。また、本発明によるＣＭＩ符号変換器に付加
する回路も少ない。以上の説明では出カバターン周期を
２倍にした例であったが、これは２倍以上であれぽい（
らでもよい。
データ１に対して、出方パターンの周期な打合回線デー
タにより変更することで打金回線情報伝送が可能となる
ので、従来のＣＭＩ符号伝送に比較して８／Ｎの劣化は
生じない。また、本発明によるＣＭＩ符号変換器に付加
する回路も少ない。以上の説明では出カバターン周期を
２倍にした例であったが、これは２倍以上であれぽい（
らでもよい。
本発明の打金回線挿入法は、入力データの片側の符号に
打合回線情報をのせることより、その逆の符号が連続に
入力されると打合回線が確保できなくなるおそれがある
。この対策としては、入力にスクランブラ回路を挿入し
て入力データをランダム化すればよく、また入力データ
が断になった場合でも、クロック信号発生器ケ内蔵する
ことにより打合回線が断にならないようにすることが可
能である。
打合回線情報をのせることより、その逆の符号が連続に
入力されると打合回線が確保できなくなるおそれがある
。この対策としては、入力にスクランブラ回路を挿入し
て入力データをランダム化すればよく、また入力データ
が断になった場合でも、クロック信号発生器ケ内蔵する
ことにより打合回線が断にならないようにすることが可
能である。
ま１こ、本発明の打合回線によるデータ伝送は一定速度
で送られｔ【い（入力データｌに対してのみ伝送可能で
あることに起因する）ので、受信打合同線データにジッ
タが生じる。このジッタを除くには、打合同線データを
一時記憶し、そこから一定時間毎に読み出せばよい。
で送られｔ【い（入力データｌに対してのみ伝送可能で
あることに起因する）ので、受信打合同線データにジッ
タが生じる。このジッタを除くには、打合同線データを
一時記憶し、そこから一定時間毎に読み出せばよい。
【図面の簡単な説明】
第１図は本発明の実施例を示すブロック図、第２図は従
来のＣＭＩ符号の状態遷移図、第３図は本発明によるＣ
ＭＩ符号の状態遷移図、第４図は打金回線挿入（送信部
）ＣＭＩ変換装置の動作フロー、第５図は打合回線分離
（受信部）ＣＭＩ変換装置の動作フロー、第６図は打合
回線挿入（送信部）ＣＭＩ変換装置の回路例、第７図は
打金回線分離（受信部）ＣＭＴ変換装置の回路例である
。 ３．１１・・・・・・・・・ＣＭＩ変換装置特許出願人 日本電信、電話公社 特許出願代理人 弁理士 山 本 恵 −
来のＣＭＩ符号の状態遷移図、第３図は本発明によるＣ
ＭＩ符号の状態遷移図、第４図は打金回線挿入（送信部
）ＣＭＩ変換装置の動作フロー、第５図は打合回線分離
（受信部）ＣＭＩ変換装置の動作フロー、第６図は打合
回線挿入（送信部）ＣＭＩ変換装置の回路例、第７図は
打金回線分離（受信部）ＣＭＴ変換装置の回路例である
。 ３．１１・・・・・・・・・ＣＭＩ変換装置特許出願人 日本電信、電話公社 特許出願代理人 弁理士 山 本 恵 −
Claims (1)
- 人力符号をＣＭ■符号変換を介して伝送路に送出するＣ
ＭＩ符号伝送路における打合回線の挿入法において、Ｃ
ＭＩ符号変換における同じ人力符号に対応する２つのモ
ードの切替周期を、打金回線のＯ又は１の情報により変
化させることにより、Ｃ幼Ｉ符号伝送路に打合回線を挿
入することを特徴とするＣＭＩ符号伝送路の打合回線挿
入法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160910A JPS5863255A (ja) | 1981-10-12 | 1981-10-12 | Ｃｍｉ符号伝送路の打合回線插入法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160910A JPS5863255A (ja) | 1981-10-12 | 1981-10-12 | Ｃｍｉ符号伝送路の打合回線插入法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5863255A true JPS5863255A (ja) | 1983-04-15 |
Family
ID=15724962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56160910A Pending JPS5863255A (ja) | 1981-10-12 | 1981-10-12 | Ｃｍｉ符号伝送路の打合回線插入法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863255A (ja) |
-
1981
- 1981-10-12 JP JP56160910A patent/JPS5863255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5845866B2 (ja) | 可変速度デ−タ伝送方式 | |
| EP0050082A1 (en) | Full duplex communication system for voice grade channels | |
| GB1566223A (en) | Digital duplex transmission system | |
| US4092595A (en) | Data transmission system for transmitting primary and secondary intelligence | |
| US4317207A (en) | Data transmission system | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| US4596023A (en) | Balanced biphase transmitter using reduced amplitude of longer pulses | |
| US4866737A (en) | High speed voiceband data transmission and reception | |
| US4503472A (en) | Bipolar time modulated encoder/decoder system | |
| US3632876A (en) | Binary to pulse waveform converter | |
| US4015204A (en) | Method of telecommunications | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPS5863255A (ja) | Ｃｍｉ符号伝送路の打合回線插入法 | |
| US4860009A (en) | Bidirectional multiframe converter for data communications systems | |
| CA2121195A1 (en) | Digital Signal Transmission Device for Improvement of Anti-Multipath Feature, a Method of the Same and Digital Signal Transmission Waveform | |
| US4290135A (en) | Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks | |
| US4380081A (en) | Digital receiver for four-phase-modulated carrier | |
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| AU531178B2 (en) | Digital data timing recovery | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| SU1474850A1 (ru) | Дельта-модул тор | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| SU1531223A1 (ru) | Кодер балансного кода 3B2Q | |
| SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
| JP3106342B2 (ja) | 変調信号切換回路 |