JPS5862942A - 双方向性信号伝送回路 - Google Patents
双方向性信号伝送回路Info
- Publication number
- JPS5862942A JPS5862942A JP16156281A JP16156281A JPS5862942A JP S5862942 A JPS5862942 A JP S5862942A JP 16156281 A JP16156281 A JP 16156281A JP 16156281 A JP16156281 A JP 16156281A JP S5862942 A JPS5862942 A JP S5862942A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- input
- circuit
- buffer circuit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/36—Repeater circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は双方向性信号伝送回路に関するものであり、そ
の目的とするところは別途制御回路からの切換用の制御
信号によることなく双方向の信号伝送を行なうことがで
きる双方向性信号伝送回路を提供することにある。
の目的とするところは別途制御回路からの切換用の制御
信号によることなく双方向の信号伝送を行なうことがで
きる双方向性信号伝送回路を提供することにある。
一般に双方向の信号伝送を行なう場合には第１２１・−
′ 図に示すように入出力端１，２間に逆並列にバッファ回
路３．４を接続し、上記バッファ回路３゜４を制御端子
６に加えられる図示していない制御回路からの切換用の
制御信号によって可逆的な切換え制御を行なうように構
成していた。しかしながら、上述した従来の双方向性信
号伝送回路ではバッファ回路３．４を可逆的に切換え制
御するための制御信号発生手段として、タイミングを測
りながら入出力の制御を行なう回路が必要であり、構成
が複雑になるという欠点があった。
′ 図に示すように入出力端１，２間に逆並列にバッファ回
路３．４を接続し、上記バッファ回路３゜４を制御端子
６に加えられる図示していない制御回路からの切換用の
制御信号によって可逆的な切換え制御を行なうように構
成していた。しかしながら、上述した従来の双方向性信
号伝送回路ではバッファ回路３．４を可逆的に切換え制
御するための制御信号発生手段として、タイミングを測
りながら入出力の制御を行なう回路が必要であり、構成
が複雑になるという欠点があった。
本発明はこのような従来の欠点を解消するものであり、
双方の信号伝送系路のそれぞれに設けた第１のバッファ
回路の前段に第２のバッファ回路を設け、上記一方の信
号伝送系路に設ザた第１のバッファ回路の入力信号にも
とすいて上記他方の信号伝送系路に設けた第２のバッフ
ァ回路を制御するように構成したものである。かかる構
成によれば、別途、切換用の制御信号を発生させるため
の回路手段を必要とすることなく、双方向の信号伝送を
行なうことができる利点を有する。
双方の信号伝送系路のそれぞれに設けた第１のバッファ
回路の前段に第２のバッファ回路を設け、上記一方の信
号伝送系路に設ザた第１のバッファ回路の入力信号にも
とすいて上記他方の信号伝送系路に設けた第２のバッフ
ァ回路を制御するように構成したものである。かかる構
成によれば、別途、切換用の制御信号を発生させるため
の回路手段を必要とすることなく、双方向の信号伝送を
行なうことができる利点を有する。
以下本発明について実施例の図面と共に説明する。第２
図は本発明の双方向性信号伝送回路を示しており、図中
、１１．１２はそれぞれ第１．第２の信号伝送系路、−
１３、１４は上記第１．第２の信号伝送系路１１．１２
のそれぞれに設けた第１のバッファ・回路であり、図示
していない負荷とのインピーダンス整合のためにオープ
ンコレクタＴＴＬバッファが使用されている。１５．１
６は上記第１．第２の信号伝送系路１１．１２の上記第
１のバッファ回路１２．１３のそれぞれ前段に設けた第
２のバッファ回路であり、上記第１．第２の信号伝送系
路１１．１２を断続するために３ステー）Ｃ−ＭＯＳバ
ッファが使用されている。
図は本発明の双方向性信号伝送回路を示しており、図中
、１１．１２はそれぞれ第１．第２の信号伝送系路、−
１３、１４は上記第１．第２の信号伝送系路１１．１２
のそれぞれに設けた第１のバッファ・回路であり、図示
していない負荷とのインピーダンス整合のためにオープ
ンコレクタＴＴＬバッファが使用されている。１５．１
６は上記第１．第２の信号伝送系路１１．１２の上記第
１のバッファ回路１２．１３のそれぞれ前段に設けた第
２のバッファ回路であり、上記第１．第２の信号伝送系
路１１．１２を断続するために３ステー）Ｃ−ＭＯＳバ
ッファが使用されている。
１７．１８は上記第１．第２の信号伝送系路１１゜１２
の各入出力端、Ｒｏ 、 Ｒｓは出力インピーダンスを
決定する抵抗、 Ｉｈ 、 ＣｔおよびＲ２、０２は遅
延時間Ｔを作るための抵抗およびコンデンサ、Ｄｌ。
の各入出力端、Ｒｏ 、 Ｒｓは出力インピーダンスを
決定する抵抗、 Ｉｈ 、 ＣｔおよびＲ２、０２は遅
延時間Ｔを作るための抵抗およびコンデンサ、Ｄｌ。
Ｄ２ は入力信号がＬレベルからＨレベルに変化する
時のみ遅延時間Ｔを作るためのダイオードである。
時のみ遅延時間Ｔを作るためのダイオードである。
このような構成の双方向性信号伝送回路において、いま
、第３図ａに示す入力信号が入出力端１７に加えられた
とすると、その入力信号は第２のバッファ回路１６を介
して第１のバッファ回路１３に加えられ、その第１−の
バッファ回路１３を介して入出力端１８に出力される０
つまり、第１の伝送系路１１によって入出力端１７から
１８への信号伝送がなされる。この時、上記第３図ａに
示す入力信号がＬレベルとなると、上記第２のバッファ
回路１６はそのコントロール入力端がＨレベルのため・
にアクティブな状態にあり、上記第１のバッフ１回路１
３に第３図すに示すようにｔｐｄ（第２のバッファ回路
１６の遅延時間）時間だけ遅れてＬレベルの信号が加え
られ、入出力端１８に第３図Ｃに示すようにｔｐｄ （
第１のバッファ回路１３の遅延時間）時間だけ遅れてＬ
レベルの信号が加えられる。そして、上記第１のバッフ
ァ回路１３０入力端に加えられる第３図すに示す信号が
ＨレベルからＬｖレベルなったとき、ダイオードＤ２
が導通して第２の信号伝送系路１２に設けた第２のバ
ッファ回路１６のコントロール入力端をＬレベルとする
ため、上記第２のバッファ回路１６の出力がハイインピ
ーダンスとなる。したがって、第１の信号伝送系路１１
に設けた第１のバッフ１回路１３の出力にＬレベルの信
号が伝送されても第２の信号伝送系路１２に設けた第２
のバッファ回路１６の出力にはＬレベルの信号が伝わら
ない。また、第３図ａに示す入力信号がＨレベルになる
と、上記第２のバッファ回路１６はそのコントロール入
力端がＨレベルのままであるためにアクティブな状態を
維持しており、上記第１のバッファ回路１３に第３図す
に示すようにｔｐ（１時間だけ遅れてＨレベルの信号が
加えられ、入出力端１８に第３図Ｃに示すようにｔｐａ
時間だけ遅れてＨレベルの信号が加えられる。そして、
上記第１のバッファ回路１３の入力端に加えられる第３
図すに示ｆ信号がＬレベルからＨレベルになったとき、
上記ダイオードＤ２ が遮断されてコンデンサＣ２へ
抵抗Ｒ２を介して充電される。上記コンデンサＣ２が充
電されて上記第２の信号伝送系路１２に設けた第２のバ
ッファ回路１６のコントロール入力端をＨレベルとする
と、上記第２のバッファ回路１６の出力がローインピー
ダンスとなる。
、第３図ａに示す入力信号が入出力端１７に加えられた
とすると、その入力信号は第２のバッファ回路１６を介
して第１のバッファ回路１３に加えられ、その第１−の
バッファ回路１３を介して入出力端１８に出力される０
つまり、第１の伝送系路１１によって入出力端１７から
１８への信号伝送がなされる。この時、上記第３図ａに
示す入力信号がＬレベルとなると、上記第２のバッファ
回路１６はそのコントロール入力端がＨレベルのため・
にアクティブな状態にあり、上記第１のバッフ１回路１
３に第３図すに示すようにｔｐｄ（第２のバッファ回路
１６の遅延時間）時間だけ遅れてＬレベルの信号が加え
られ、入出力端１８に第３図Ｃに示すようにｔｐｄ （
第１のバッファ回路１３の遅延時間）時間だけ遅れてＬ
レベルの信号が加えられる。そして、上記第１のバッフ
ァ回路１３０入力端に加えられる第３図すに示す信号が
ＨレベルからＬｖレベルなったとき、ダイオードＤ２
が導通して第２の信号伝送系路１２に設けた第２のバ
ッファ回路１６のコントロール入力端をＬレベルとする
ため、上記第２のバッファ回路１６の出力がハイインピ
ーダンスとなる。したがって、第１の信号伝送系路１１
に設けた第１のバッフ１回路１３の出力にＬレベルの信
号が伝送されても第２の信号伝送系路１２に設けた第２
のバッファ回路１６の出力にはＬレベルの信号が伝わら
ない。また、第３図ａに示す入力信号がＨレベルになる
と、上記第２のバッファ回路１６はそのコントロール入
力端がＨレベルのままであるためにアクティブな状態を
維持しており、上記第１のバッファ回路１３に第３図す
に示すようにｔｐ（１時間だけ遅れてＨレベルの信号が
加えられ、入出力端１８に第３図Ｃに示すようにｔｐａ
時間だけ遅れてＨレベルの信号が加えられる。そして、
上記第１のバッファ回路１３の入力端に加えられる第３
図すに示ｆ信号がＬレベルからＨレベルになったとき、
上記ダイオードＤ２ が遮断されてコンデンサＣ２へ
抵抗Ｒ２を介して充電される。上記コンデンサＣ２が充
電されて上記第２の信号伝送系路１２に設けた第２のバ
ッファ回路１６のコントロール入力端をＨレベルとする
と、上記第２のバッファ回路１６の出力がローインピー
ダンスとなる。
上記コンデンサＣ２と抵抗Ｒ２でなる時定数回路は上記
第１のバッファ回路１３の入力端に加えられる信号がＬ
レベルからＨレベルになったとき、それで決定される遅
延時間τの間だけ上記第２のバッファ回路１６の出力を
ハイインピーダンスとして上記第１のバッファ回路１３
からの出力が上記第２の信号伝送系路１２によって上記
第２のバッファ回路１５に帰蓬して発振し力いようにす
るために設けられている。このようにして入出力端１７
から１８への信号伝送がなされ、この時、第３図ａに示
す入力信号のＬレベル期間にデータがあるとすれば、入
出力端１７から１８への信号（データ）伝送は第１の信
号伝送系路１１を通して確実に行なわれる。一方、第３
図ａに示す入力信号が入出力端１８に加えられたとする
と、その入力信号は第２のバッファ回路１６を介して第
１のバッファ回路１４に加えられ、−その第１のバッフ
ァ回路１４を介して入出力端１７に出力される。つまり
、第２の伝送系路１２によって入出力端１８から１７へ
の信号伝送がなされる。この時、上記第３図ａに示す入
力信号がＬレベルとなると、上記第２のバッファ回路１
６はそのコントロール入力端がＨレベルのためにアクテ
ィブな状態にｓｂ、上記第１のバッファ回路１４に第３
図すに示すようにｔｐａ （第２のバッファ回路１６の
遅延時間）時間だけ遅れてＬレベルの信号が加えられ、
入出力端１７に第３図Ｃに示すようにｔｐｄ （第１の
バッファ回路１４の遅延時間）時間だけ遅れてＬレベル
の信号が加えられる。そして、上記第１のバッファ回路
１４０入力端に加えられる第３図すに示す信号がＨレベ
ルからＬレベルになったとき、ダイオードＤ１が導通し
て第２の信号伝送系路１１に設けた第２のバッファ回路
１６のコントロール入力端をＬレベルとするため、呈記
第２の・５ツファ回路１６の出力がノ・インピーダンス
となる。
第１のバッファ回路１３の入力端に加えられる信号がＬ
レベルからＨレベルになったとき、それで決定される遅
延時間τの間だけ上記第２のバッファ回路１６の出力を
ハイインピーダンスとして上記第１のバッファ回路１３
からの出力が上記第２の信号伝送系路１２によって上記
第２のバッファ回路１５に帰蓬して発振し力いようにす
るために設けられている。このようにして入出力端１７
から１８への信号伝送がなされ、この時、第３図ａに示
す入力信号のＬレベル期間にデータがあるとすれば、入
出力端１７から１８への信号（データ）伝送は第１の信
号伝送系路１１を通して確実に行なわれる。一方、第３
図ａに示す入力信号が入出力端１８に加えられたとする
と、その入力信号は第２のバッファ回路１６を介して第
１のバッファ回路１４に加えられ、−その第１のバッフ
ァ回路１４を介して入出力端１７に出力される。つまり
、第２の伝送系路１２によって入出力端１８から１７へ
の信号伝送がなされる。この時、上記第３図ａに示す入
力信号がＬレベルとなると、上記第２のバッファ回路１
６はそのコントロール入力端がＨレベルのためにアクテ
ィブな状態にｓｂ、上記第１のバッファ回路１４に第３
図すに示すようにｔｐａ （第２のバッファ回路１６の
遅延時間）時間だけ遅れてＬレベルの信号が加えられ、
入出力端１７に第３図Ｃに示すようにｔｐｄ （第１の
バッファ回路１４の遅延時間）時間だけ遅れてＬレベル
の信号が加えられる。そして、上記第１のバッファ回路
１４０入力端に加えられる第３図すに示す信号がＨレベ
ルからＬレベルになったとき、ダイオードＤ１が導通し
て第２の信号伝送系路１１に設けた第２のバッファ回路
１６のコントロール入力端をＬレベルとするため、呈記
第２の・５ツファ回路１６の出力がノ・インピーダンス
となる。
したがって、第２の信号伝送系路１２に設けた第１のバ
ッファ回路１４の出力にＬレベルの信号が２のバッファ
回路１６の出力にはＬレベルの信号が伝わらない。また
、第３図ａに示す入力信号が・Ｈレベルになると、上記
第２のバッファ回路１６はそのコントロール入力端がＨ
レベルのままであるためにアクティブな状態を維持して
おシ、上記第１のバッフ１回路１４に第３図すに示すよ
うにｔｐｄ時間だけ遅れてＨレベルの信号が加えられ、
入出力端１７に第３図Ｃに示すようにｔｐｄ時間だけ遅
れてＨレベルの信号が加えられる。そして、上記第１の
バッフ１回路１４の入力端に加えられる第３図すに示す
信号がＬレベルから■レベルになったとき、上記ダイオ
ードＤ１が遮断されてコンデンサＣ１へ抵抗Ｒ１を介し
て充電される。上記コンデンサＣ１が充電されて上記第
１の信号伝送系路１１に設けた第２のバッファ回路１６
のコントロール入力端をＨレベルとすると、上記第２の
バッファ回路１６の出力がローインピーダンスとなる。
ッファ回路１４の出力にＬレベルの信号が２のバッファ
回路１６の出力にはＬレベルの信号が伝わらない。また
、第３図ａに示す入力信号が・Ｈレベルになると、上記
第２のバッファ回路１６はそのコントロール入力端がＨ
レベルのままであるためにアクティブな状態を維持して
おシ、上記第１のバッフ１回路１４に第３図すに示すよ
うにｔｐｄ時間だけ遅れてＨレベルの信号が加えられ、
入出力端１７に第３図Ｃに示すようにｔｐｄ時間だけ遅
れてＨレベルの信号が加えられる。そして、上記第１の
バッフ１回路１４の入力端に加えられる第３図すに示す
信号がＬレベルから■レベルになったとき、上記ダイオ
ードＤ１が遮断されてコンデンサＣ１へ抵抗Ｒ１を介し
て充電される。上記コンデンサＣ１が充電されて上記第
１の信号伝送系路１１に設けた第２のバッファ回路１６
のコントロール入力端をＨレベルとすると、上記第２の
バッファ回路１６の出力がローインピーダンスとなる。
上記コンデン、すＣ１と抵抗Ｒ１でなる時定数回路は上
記第１のバッファ回路１４の入力端に加えられるで決定
される遅延時間Ｔの間だけ上記第２のバッファ回路１６
の出力をハイインピーダンスとして上記第１のバッファ
回路１４からの出力が上記第２の信号伝送系路１２によ
って上記第２のバッファ回路１６に帰遺して発振しない
ようにするために設けられている。このようにして入出
力端１８から１７への信号伝送がなされ、この時、第３
図ａに示す入力信号のＬレベル期間にデータがあるとす
れば、入出力為１８から１７への信号（データ）伝送は
第２の信号伝送系路１２を通して確実に行なわれる。
記第１のバッファ回路１４の入力端に加えられるで決定
される遅延時間Ｔの間だけ上記第２のバッファ回路１６
の出力をハイインピーダンスとして上記第１のバッファ
回路１４からの出力が上記第２の信号伝送系路１２によ
って上記第２のバッファ回路１６に帰遺して発振しない
ようにするために設けられている。このようにして入出
力端１８から１７への信号伝送がなされ、この時、第３
図ａに示す入力信号のＬレベル期間にデータがあるとす
れば、入出力為１８から１７への信号（データ）伝送は
第２の信号伝送系路１２を通して確実に行なわれる。
したがって、いま、入出力端１７からの第３図に示す入
力信号がクロック信号であるとすれば、そのクロックパ
ルスをＬレベル期間とし、そのクロックパルスの間のＨ
レベル期間に入出力端１８からのデータを負パルスで伝
送することができ、双方向の信号伝送を行なうことがで
きる。そして、′この双方向性信号伝送回路はたとえば
飛行機に塔載される多重信号伝送システムにおいて、天
井灯。
力信号がクロック信号であるとすれば、そのクロックパ
ルスをＬレベル期間とし、そのクロックパルスの間のＨ
レベル期間に入出力端１８からのデータを負パルスで伝
送することができ、双方向の信号伝送を行なうことがで
きる。そして、′この双方向性信号伝送回路はたとえば
飛行機に塔載される多重信号伝送システムにおいて、天
井灯。
に設けた操作スイッチの操作に応じて点灯、消灯制御す
る場合に利用される。この時、操作スイッチ群に対して
は中央制御器から同期信号とクロック信号を送り、中央
制御器に対して操作スイッチ群からそれらの操作情報を
送シ、中央制御器から表示灯に操作情報に応じたコント
ロール信号を送るように利用される。
る場合に利用される。この時、操作スイッチ群に対して
は中央制御器から同期信号とクロック信号を送り、中央
制御器に対して操作スイッチ群からそれらの操作情報を
送シ、中央制御器から表示灯に操作情報に応じたコント
ロール信号を送るように利用される。
以上のように本発明によれば、入力および出力を兼ねる
端子間に往路用信号伝送系路および復路用信号伝送系路
を設け、これら双方の信号伝送系路のそれぞれに設けた
第１のバッファ回路の前段にそれぞれ第２のバッファ回
路を設け、上記往路用又は復路用の信号伝送系路に設け
た第１のバッファ回路への入力信号にもとすいて上記復
路用又は往路用の信号伝送系路に設けた第２のバッファ
回路をオンオフ制御す゛るように構成したので、別途切
換用の制御信号を発生させるための回路手段を必要とす
ることなく双方向の信号伝送を行なう゛ことができる利
点を有するものである。
端子間に往路用信号伝送系路および復路用信号伝送系路
を設け、これら双方の信号伝送系路のそれぞれに設けた
第１のバッファ回路の前段にそれぞれ第２のバッファ回
路を設け、上記往路用又は復路用の信号伝送系路に設け
た第１のバッファ回路への入力信号にもとすいて上記復
路用又は往路用の信号伝送系路に設けた第２のバッファ
回路をオンオフ制御す゛るように構成したので、別途切
換用の制御信号を発生させるための回路手段を必要とす
ることなく双方向の信号伝送を行なう゛ことができる利
点を有するものである。
第１図は従来の双方向性信号伝送回路を示す回路図、第
２図は本発明の双方向性信号伝送回路の一実施例を示す
回路図、第３図はその動作説明のだめの波形図である。 １１．１２・・・・・・信号伝送系路、１３．１４・・
・・・・第１のバッファ回路、１５．１６・・・・・・
第２のバッファ回路、１７．１８・・・・・・入出力端
、Ｒｏ、Ｒ＋、Ｒ２゜Ｒ３・・・・・・抵抗、Ｃ＋ 、
０２・・・・・・コンデンサ、Ｄｌ、 Ｄ２０１．、
二。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
４１図 第２図 １３図
２図は本発明の双方向性信号伝送回路の一実施例を示す
回路図、第３図はその動作説明のだめの波形図である。 １１．１２・・・・・・信号伝送系路、１３．１４・・
・・・・第１のバッファ回路、１５．１６・・・・・・
第２のバッファ回路、１７．１８・・・・・・入出力端
、Ｒｏ、Ｒ＋、Ｒ２゜Ｒ３・・・・・・抵抗、Ｃ＋ 、
０２・・・・・・コンデンサ、Ｄｌ、 Ｄ２０１．、
二。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
４１図 第２図 １３図
Claims (1)
- 入力および出力を兼ねる端子間に往路用信号伝送系路お
よび復路用信号伝送系路を設け、これら双方の信号伝送
系路のそれぞれに設けた第１のバッファ回路の前段にそ
れぞれ第２のバッファ回路を設け、上記往路用又は復路
用の信号伝送系路に設けた第１のバッファ回路への入力
信号にもとすいて上記復路用又は往路用の信号伝送系路
に設けた第２のバッファ回路をオンオツ制御するように
構成してなる双方向性信号伝送ｇ路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16156281A JPS5862942A (ja) | 1981-10-08 | 1981-10-08 | 双方向性信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16156281A JPS5862942A (ja) | 1981-10-08 | 1981-10-08 | 双方向性信号伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862942A true JPS5862942A (ja) | 1983-04-14 |
Family
ID=15737465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16156281A Pending JPS5862942A (ja) | 1981-10-08 | 1981-10-08 | 双方向性信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201750A (ja) * | 1984-03-27 | 1985-10-12 | Seika Sangyo Kk | リピ−タ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50103917A (ja) * | 1974-01-16 | 1975-08-16 |
-
1981
- 1981-10-08 JP JP16156281A patent/JPS5862942A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50103917A (ja) * | 1974-01-16 | 1975-08-16 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201750A (ja) * | 1984-03-27 | 1985-10-12 | Seika Sangyo Kk | リピ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567476B2 (en) | Data synchronisation process, and transmission and reception interfaces | |
| US4929941A (en) | Device for transmitting items of information for an automobile vehicle and a method of using said device | |
| EP0403709A3 (en) | Parameter value communication system | |
| JP2753915B2 (ja) | 通信制御装置 | |
| JPS5862942A (ja) | 双方向性信号伝送回路 | |
| US5517400A (en) | Method for synchronizing converters of an inductive element for reversible energy transmission | |
| JPH03285429A (ja) | 信号伝送システム | |
| JPH06188677A (ja) | 信号入出力回路 | |
| JPS6247019B2 (ja) | ||
| SU886298A1 (ru) | Стартстопное приемное устройство | |
| SU1374222A1 (ru) | Устройство дл выделени первого импульса и вычитани первого импульса из последовательности импульсов | |
| JPS623141U (ja) | ||
| JPS5826704B2 (ja) | ソウホウコウデンソウソウチ | |
| KR900006548B1 (ko) | 병렬 데이터 공유 방법 및 그 회로 | |
| SU1418744A1 (ru) | Устройство дл моделировани процесса обслуживани за вок | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPH0441438Y2 (ja) | ||
| JPS6014547B2 (ja) | マルチドロツプ・デ−タ通信方式 | |
| JPH0221737A (ja) | データ送信器 | |
| JPS63101995A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| JPH03154539A (ja) | スーパバイザ通信方式 | |
| JPS61116436U (ja) | ||
| JPH0654889B2 (ja) | 電力線搬送システム | |
| JPS5964926A (ja) | 誤動作防止装置 | |
| JPS6074846A (ja) | テレメ−タシステム |