JPS5858763A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5858763A JPS5858763A JP15849381A JP15849381A JPS5858763A JP S5858763 A JPS5858763 A JP S5858763A JP 15849381 A JP15849381 A JP 15849381A JP 15849381 A JP15849381 A JP 15849381A JP S5858763 A JPS5858763 A JP S5858763A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- transistor
- film
- oxide film
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 101100173585 Schizosaccharomyces pombe (strain 972 / ATCC 24843) fft1 gene Proteins 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 108090000672 Annexin A5 Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、エレクトレットコンデンサマイク等にイン
ピーダンス変換用として用いられる半導体装置の製造方
法に関する。
ピーダンス変換用として用いられる半導体装置の製造方
法に関する。
従来、Ｊ−ＦＥＴ（接合型電界効果トランジスタ）ｆｃ
使用した高インピーダンス変換回路として、第１図乃至
第３図に示すものがある。第１図は、トランジスタエの
ゲートＧ・ソースＳ間に２個のダイオード２．３を双方
向に接続したもの、紀２図は同じくトランジスタＬのゲ
ート・ソース間に数百ＭΩの抵抗４を接続したものであ
る。また、第３図はトランジスタＬのダート・ソース間
に２個のＰＮＰ トランジスタμ、６を接続したもめで
、一方のトランジスタ互はベース・コレクタ間、他方の
トランジスタ互はベース・エイツメ関がそれぞれ短絡さ
れて騒る。これらの接続回路素子はそれぞれ人力パルス
を放電させる役割を有する。
使用した高インピーダンス変換回路として、第１図乃至
第３図に示すものがある。第１図は、トランジスタエの
ゲートＧ・ソースＳ間に２個のダイオード２．３を双方
向に接続したもの、紀２図は同じくトランジスタＬのゲ
ート・ソース間に数百ＭΩの抵抗４を接続したものであ
る。また、第３図はトランジスタＬのダート・ソース間
に２個のＰＮＰ トランジスタμ、６を接続したもめで
、一方のトランジスタ互はベース・コレクタ間、他方の
トランジスタ互はベース・エイツメ関がそれぞれ短絡さ
れて騒る。これらの接続回路素子はそれぞれ人力パルス
を放電させる役割を有する。
ところで、上記インピーダンス変換回路は、絶１図では
１個のトランジスタＬ及び２個のダイオ−Ｐ、？ 、Ｊ
、第２図では１個のトランジスタＬ及び１個の抵抗４、
第３図では１個のトランジスタ１及び２個のＰＮＰ ）
ランジスタ５．５の構成になシ、これらを各々雄体の部
品がら作りていたのでは、非常に高価になり、またコン
デンサマイクなどに使用する場合、組立工数が増え、寸
法も大きくなるという欠点があった。
１個のトランジスタＬ及び２個のダイオ−Ｐ、？ 、Ｊ
、第２図では１個のトランジスタＬ及び１個の抵抗４、
第３図では１個のトランジスタ１及び２個のＰＮＰ ）
ランジスタ５．５の構成になシ、これらを各々雄体の部
品がら作りていたのでは、非常に高価になり、またコン
デンサマイクなどに使用する場合、組立工数が増え、寸
法も大きくなるという欠点があった。
そこで、最近は全ての部品を組み込んだ集積回路として
の製造が主流になっている。ここで、安定度特性に優れ
、チップの製造プロセス的にも１個のトランジスタを作
るのと殆ど変らない第３図のインピーダンス変換回路に
ついて説明する。
の製造が主流になっている。ここで、安定度特性に優れ
、チップの製造プロセス的にも１個のトランジスタを作
るのと殆ど変らない第３図のインピーダンス変換回路に
ついて説明する。
第３図の回路構成において、インピーダンス変換器とし
ての重要な特性である安定度（入力信号に対する出方信
号の回復時間１． ）は、ｏ、３ＶＫおけるトランジス
タ互、互のｆ−）・ソース間の漏れｍ流（土ＩＱＩＩＯ
＞と第４図に示すような相関があることは既に知られて
いる。ｔは通常数秒以下でなくてはならず、そのために
は±”０８゜の値は、数十ｎム以上が必要となる。しか
し、極端に大きくなり過ぎると、大刀インピーダンスの
低下、雑音特性の悪化等の影響が出て来るため、数十〜
数百ｎＡ （２０〜２００ ｎＡ ）が適正な値となる
。±’ａｇｏは第３図において、−Ｉｏ、。＝−１，＋
ｈ、、Ｘ（−Ｉ、）＝−Ｉ、（１＋ｈ、、）十ｌ。、。
ての重要な特性である安定度（入力信号に対する出方信
号の回復時間１． ）は、ｏ、３ＶＫおけるトランジス
タ互、互のｆ−）・ソース間の漏れｍ流（土ＩＱＩＩＯ
＞と第４図に示すような相関があることは既に知られて
いる。ｔは通常数秒以下でなくてはならず、そのために
は±”０８゜の値は、数十ｎム以上が必要となる。しか
し、極端に大きくなり過ぎると、大刀インピーダンスの
低下、雑音特性の悪化等の影響が出て来るため、数十〜
数百ｎＡ （２０〜２００ ｎＡ ）が適正な値となる
。±’ａｇｏは第３図において、−Ｉｏ、。＝−１，＋
ｈ、、Ｘ（−Ｉ、）＝−Ｉ、（１＋ｈ、、）十ｌ。、。
＝４ ｘ、 ＋”ｈ、、 Ｘ（＋Ｉ、） ＝＋ｒ、（ｔ
＋”ｈ、、）となり、各々のトランジスタ５．６の電流
増幅率１１７ｚ、’）パース電流増幅率Ｒｈ□によって
±１゜、０の値が左右される１通常、トランジスタＬの
単体での０．３ Ｖに於ける±Ｘ、はｉｎム以下（ヒコ
アンヘアオーター）であシ、上述の）ｊ／ｒス 、
。
＋”ｈ、、）となり、各々のトランジスタ５．６の電流
増幅率１１７ｚ、’）パース電流増幅率Ｒｈ□によって
±１゜、０の値が左右される１通常、トランジスタＬの
単体での０．３ Ｖに於ける±Ｘ、はｉｎム以下（ヒコ
アンヘアオーター）であシ、上述の）ｊ／ｒス 、
。
り５，６のｈ□％ ｌｈＦ！を数百〜数千にしなけれ
ばインピーダンス変換器としての役割を果たさないこと
になる。
ばインピーダンス変換器としての役割を果たさないこと
になる。
さて、第３図の回路構成を持つ九半導体装置のチップを
製造するに当っては出来るだけ合理化され九簡単な工程
である仁とが望ましい。第５図（、）〜（ｄ）にトラン
ジスタＬの単体を作るのと殆ど変わらない工程で２個の
ＰＮＰ ） ９ンジスタ互、見も同時に作る製造方法の
一例を示す・まず、第５図（１）に示すようにＰ形のシ
リコン基板１１上にＮ形のエピタキシャル層を成長させ
、このエピタキシャル層をペースとなる３つの島領域（
Ｎ″″層＞ｒｘ、ｘｓ、ｘａＫ分離すべくアイソレージ
冒ンの拡散を行なう１次に、第５９伽）Ｋ示すように、
基板１１表面に酸化膜（８１０，）１５を形成し、この
酸化８１５にＰＥＰ（Ｐｈ＠ｔ＠Ｅｍｇｒａｖ１ｍｇ
Ｐｒ５ａｖｓｓ ） Ｋよシトランゾスメ１ （ＤＩ’
−）拡散孔１６、トランジスタ！Ｌ。
製造するに当っては出来るだけ合理化され九簡単な工程
である仁とが望ましい。第５図（、）〜（ｄ）にトラン
ジスタＬの単体を作るのと殆ど変わらない工程で２個の
ＰＮＰ ） ９ンジスタ互、見も同時に作る製造方法の
一例を示す・まず、第５図（１）に示すようにＰ形のシ
リコン基板１１上にＮ形のエピタキシャル層を成長させ
、このエピタキシャル層をペースとなる３つの島領域（
Ｎ″″層＞ｒｘ、ｘｓ、ｘａＫ分離すべくアイソレージ
冒ンの拡散を行なう１次に、第５９伽）Ｋ示すように、
基板１１表面に酸化膜（８１０，）１５を形成し、この
酸化８１５にＰＥＰ（Ｐｈ＠ｔ＠Ｅｍｇｒａｖ１ｍｇ
Ｐｒ５ａｖｓｓ ） Ｋよシトランゾスメ１ （ＤＩ’
−）拡散孔１６、トランジスタ！Ｌ。
王のエミッタ拡散孔１１．１８を同時に設け、Ｐ形の不
純物例えばＩロンを拡散することによシ、ｆｆ−）領域
１９、エイツタ領域２０．１１を形成する０次に同様な
方法にて第５図（ｃ） Ｋ示すように、）ランジスタＬ
のソース、ドレインのオーミックコンタクト領域ｘｚ、
ｘｚを形成する。Ｎｋ後に、トランジスタＬと２個のト
ランジスタ互、互をアルミニウム（ムｔ）勢の電極材料
で配置ａｘ４を施すと第３図と等しい回路構成を持った
半導体装置が得られる。ここで、ｒ−ト領域１９はシリ
コン基板１１と電気的に接続されており、トランジスタ
５ ｅ ６のコレクタ領域はシリコン基板ＩＩを利用し
ている。ここで、上記各領域の不純物濃度は、例えば、
ペース及びｆａｒネルを３ Ｘ １０１０１５ａ’、−
ｔｖｐｐを４Ｘ１０”備−３、エミッタ及びダートを２
Ｘ １０１０２ａ’とする。
純物例えばＩロンを拡散することによシ、ｆｆ−）領域
１９、エイツタ領域２０．１１を形成する０次に同様な
方法にて第５図（ｃ） Ｋ示すように、）ランジスタＬ
のソース、ドレインのオーミックコンタクト領域ｘｚ、
ｘｚを形成する。Ｎｋ後に、トランジスタＬと２個のト
ランジスタ互、互をアルミニウム（ムｔ）勢の電極材料
で配置ａｘ４を施すと第３図と等しい回路構成を持った
半導体装置が得られる。ここで、ｒ−ト領域１９はシリ
コン基板１１と電気的に接続されており、トランジスタ
５ ｅ ６のコレクタ領域はシリコン基板ＩＩを利用し
ている。ここで、上記各領域の不純物濃度は、例えば、
ペース及びｆａｒネルを３ Ｘ １０１０１５ａ’、−
ｔｖｐｐを４Ｘ１０”備−３、エミッタ及びダートを２
Ｘ １０１０２ａ’とする。
以上の製造過程よシ明らかなようにトランジスタＬのチ
ャンネル領域２５とトランジスタ５゜互のペース領域２
６．２７は全くト１じ厚さに形成されている。従って、
トランジスタ５．６のｈ□、 ｈ□はＮ形エピ！キシャ
ル層の島領域１２〜１４の濃度によって決定される。
ャンネル領域２５とトランジスタ５゜互のペース領域２
６．２７は全くト１じ厚さに形成されている。従って、
トランジスタ５．６のｈ□、 ｈ□はＮ形エピ！キシャ
ル層の島領域１２〜１４の濃度によって決定される。
しかしながら、この方法によって製造された構造の士■
ａｓ。の特性分布は、第６図に示すように−■。。はほ
ぼ要求を満足するものの、＋Ｉ。、。
ａｓ。の特性分布は、第６図に示すように−■。。はほ
ぼ要求を満足するものの、＋Ｉ。、。
についてはレベルが低過ぎて安定度が悪化する。
従りて、コンデンサマイク勢のインピーダンス変換用と
しては使用出来ないことになる。
しては使用出来ないことになる。
これらの現象は、トランジスタＬ単体としての０．３
Ｖ近辺に於ける＋■、が数ｐＡと、−Ｉ。
Ｖ近辺に於ける＋■、が数ｐＡと、−Ｉ。
（数十〜数百シム）に比べ非常に小さく、又、トランジ
スタ５ ｔ ｇのペース巾が全く同一であ夛、トランジ
ス！互の（１＋ｈ□）とドランノスタ互の（１＋”ｈ□
）が１桁以上達わないために起こると考えられる。 ＋
Ｉ、、。を１０〜１００ｎＡのレベルに上げてやる丸
めには、トランジスタ互の１ｈ、１をトランジスタ見の
ｈ□より４２桁大きくする必要がある６例えば、 トランジスタｓ ニーＩ、Ｘ（ｉ＋ｈ□）中１００ｐＡ
Ｘ（１＋川）冨 １００ｎＡ トランジスタ互：＋Ｉ、Ｘ（１＋”ｋ□）中１ｐＡＸ（
１＋封５）”１００ｎＡ トランジスＩｌｉ、６のｈ□は前述のように本例ではペ
ース濃度によって決定される。従ってトランジスタ互の
ｈ□（ｈＦｌ−１）をトランジスタ見のｈ□（ｈ□０．
）よシも大きくするには、トランジスタ見のベース領域
２１の巾をトランジスタ互のベース領域２６の巾よ）も
薄くしなければならないことが分かる０首い換えれば、
トランジスタ互のエミッタ拡散深さｄ、よシもトランジ
スタ互のエミッタ拡散深さｄ２をよル深くすれば良い訳
であり、エミッタ拡散における不純物濃度を両者間で変
化させてやれば簡単に実現出来る。
スタ５ ｔ ｇのペース巾が全く同一であ夛、トランジ
ス！互の（１＋ｈ□）とドランノスタ互の（１＋”ｈ□
）が１桁以上達わないために起こると考えられる。 ＋
Ｉ、、。を１０〜１００ｎＡのレベルに上げてやる丸
めには、トランジスタ互の１ｈ、１をトランジスタ見の
ｈ□より４２桁大きくする必要がある６例えば、 トランジスタｓ ニーＩ、Ｘ（ｉ＋ｈ□）中１００ｐＡ
Ｘ（１＋川）冨 １００ｎＡ トランジスタ互：＋Ｉ、Ｘ（１＋”ｋ□）中１ｐＡＸ（
１＋封５）”１００ｎＡ トランジスＩｌｉ、６のｈ□は前述のように本例ではペ
ース濃度によって決定される。従ってトランジスタ互の
ｈ□（ｈＦｌ−１）をトランジスタ見のｈ□（ｈ□０．
）よシも大きくするには、トランジスタ見のベース領域
２１の巾をトランジスタ互のベース領域２６の巾よ）も
薄くしなければならないことが分かる０首い換えれば、
トランジスタ互のエミッタ拡散深さｄ、よシもトランジ
スタ互のエミッタ拡散深さｄ２をよル深くすれば良い訳
であり、エミッタ拡散における不純物濃度を両者間で変
化させてやれば簡単に実現出来る。
しかしながら、本プロセスの％？ｌＩｄ、） ’ｙ ン
ジスタＬのｆ−）と２個のトランジスタ互、ｉのエミッ
タの三者を同時に拡散し、トランジスタ１のチャンネル
コントロールでトランジスタ互、互のニオツタ拡散コン
トロールが代用出来ることであシ、三者を別々に拡散し
ていたのでは工程も増えて煩雑になり、各々のコントロ
ールの再現性も悪くなる。
ジスタＬのｆ−）と２個のトランジスタ互、ｉのエミッ
タの三者を同時に拡散し、トランジスタ１のチャンネル
コントロールでトランジスタ互、互のニオツタ拡散コン
トロールが代用出来ることであシ、三者を別々に拡散し
ていたのでは工程も増えて煩雑になり、各々のコントロ
ールの再現性も悪くなる。
この発明は、上記実情に鑑みてなされたもので、その目
的は、安定度（動作回復時間）％性が向上し、インピー
ダンス変挾装置に好適な半導体装置の製造方法を提供す
るととにある。
的は、安定度（動作回復時間）％性が向上し、インピー
ダンス変挾装置に好適な半導体装置の製造方法を提供す
るととにある。
すなわち、この発明は、２個のバイポーラトランジスタ
のニオツメ拡散を行う前圧あらかじめ拡散孔に段差を設
けることによシ、一方のトランジスタの拡散深さを他方
のトランジスタの拡散深さよ）大きくするもので、これ
により前述のｅ−）漏れ電流＋”ａｍ。のレベルを上げ
るものである。
のニオツメ拡散を行う前圧あらかじめ拡散孔に段差を設
けることによシ、一方のトランジスタの拡散深さを他方
のトランジスタの拡散深さよ）大きくするもので、これ
により前述のｅ−）漏れ電流＋”ａｍ。のレベルを上げ
るものである。
以下、図面を参照してこの発明の一実施例を説明する。
ｔず、第７図（ａ） Ｋ示すようにＰ形のシリコン基板
１１上ＫＮ形のエピタキシャル層を成長させ、このエピ
タキシャル層を第３図に示し九トフンゾスタＬのチャン
ネル部、同じくＰＮＰ ）ランシス！５，６０ベースと
なる３つの島領穢Ｊ Ｊ ｅ Ｊ Ｊ ｅ Ｊ ４ Ｋ
分断する。しかる後、基板Ｊ１表面に酸化ｐａｓｓ、輩
化Ｊ［（Ｓｉ、Ｎ４膜）Ｊ−を順次形成し、ＰＥＰ法に
よシ、トランジスタＣのニオツメ拡散孔３７を設ける０
次に第７図（ｂ） Ｋ示すように水蒸気雰囲気等で酸化
をしてやると、トランジスタ東の工きツタ拡散孔Ｊｒ内
には酸化膜３８が成長するが、それ以外の領域には窒化
膜３６で覆われているため酸化膜はほとんど成長しない
。ところで、工建ツタ拡散孔３７に成長する酸化１［Ｊ
Ｊは第８図の拡大図に示すように初期の基板３１表面に
対して（酸化実施前を基準にすると）シリコン基板１１
＠（下方向）へ約４０％、反対９Ａ（上方向）へは約６
０チの割合になることは既に良く知られている。すなわ
ち、工ばツメ拡散孔３１は酸化することにより、酸化ト
ータル膜厚の約４０囁くわれるととＫなる。次に、第７
図（ｅ）Ｋ示すようにエミッタ拡散孔３７上の酸化膜３
８を除去し、窒化膜３６を全面剥離した後、酸化膜３５
にトランジスタΣのエミッタ拡散孔Ｊ９、トランジスタ
Ｉのｒ−）拡散孔４０をＰＩＣＰ法によシ形成するト、
トランジスタ見のニオツタ拡散孔３ｔよシもαだけ深く
なったトランジスタ！Ｌのエンツタ拡散孔４ノが出来る
ことになる。このαは前述のエミッタ拡散孔３７に形成
する酸化膜１＃の厚さをβとすゐと、はぼβ×０．４で
決まる。従って、βをコントロールすることによ〕、希
望通ルの値を得ることが可能となる。しかる後、従来と
同様にコンタクトホールを形成し配線４Ｊを施すと、第
７図（ａ） ｒｃ示すようにトランジスタＬのエミッタ
拡散深さｄ、よシトランジス！東の工ｔｙメ拡散深さ４
７がαだけ深くなりた構造の半導体装置が完成する。
１１上ＫＮ形のエピタキシャル層を成長させ、このエピ
タキシャル層を第３図に示し九トフンゾスタＬのチャン
ネル部、同じくＰＮＰ ）ランシス！５，６０ベースと
なる３つの島領穢Ｊ Ｊ ｅ Ｊ Ｊ ｅ Ｊ ４ Ｋ
分断する。しかる後、基板Ｊ１表面に酸化ｐａｓｓ、輩
化Ｊ［（Ｓｉ、Ｎ４膜）Ｊ−を順次形成し、ＰＥＰ法に
よシ、トランジスタＣのニオツメ拡散孔３７を設ける０
次に第７図（ｂ） Ｋ示すように水蒸気雰囲気等で酸化
をしてやると、トランジスタ東の工きツタ拡散孔Ｊｒ内
には酸化膜３８が成長するが、それ以外の領域には窒化
膜３６で覆われているため酸化膜はほとんど成長しない
。ところで、工建ツタ拡散孔３７に成長する酸化１［Ｊ
Ｊは第８図の拡大図に示すように初期の基板３１表面に
対して（酸化実施前を基準にすると）シリコン基板１１
＠（下方向）へ約４０％、反対９Ａ（上方向）へは約６
０チの割合になることは既に良く知られている。すなわ
ち、工ばツメ拡散孔３１は酸化することにより、酸化ト
ータル膜厚の約４０囁くわれるととＫなる。次に、第７
図（ｅ）Ｋ示すようにエミッタ拡散孔３７上の酸化膜３
８を除去し、窒化膜３６を全面剥離した後、酸化膜３５
にトランジスタΣのエミッタ拡散孔Ｊ９、トランジスタ
Ｉのｒ−）拡散孔４０をＰＩＣＰ法によシ形成するト、
トランジスタ見のニオツタ拡散孔３ｔよシもαだけ深く
なったトランジスタ！Ｌのエンツタ拡散孔４ノが出来る
ことになる。このαは前述のエミッタ拡散孔３７に形成
する酸化膜１＃の厚さをβとすゐと、はぼβ×０．４で
決まる。従って、βをコントロールすることによ〕、希
望通ルの値を得ることが可能となる。しかる後、従来と
同様にコンタクトホールを形成し配線４Ｊを施すと、第
７図（ａ） ｒｃ示すようにトランジスタＬのエミッタ
拡散深さｄ、よシトランジス！東の工ｔｙメ拡散深さ４
７がαだけ深くなりた構造の半導体装置が完成する。
ところで、トランジスタのエイツメＫｍ拡散深さを簡単
に知る方法としては、エミッタ・コレクタ間の逆耐圧ｖ
Ｉｃ０を測定すれば良い。又、トランシスｐｇのｖＩｃ
Ｏをｖｌ１−Ａ、トランジスタ互のｖ、ｃｏをｖｌ−１
とすれば、種々実験の結果 １膠／ｖ１０．と＋！。１
゜には第９図の如く相関関係がある仁とが４１１Ｉ明し
、 Ｉ’ｍ／ｖ、、は０．２〜０．５ カｍ 正な値と
なゐ、従来の方法を用いると−、７トム／ｖ１０．は）
！ｆｆ１．０となル、” ”ＧｇＯの値はｌ ｎＡ付近
のため安定度が悪化するが、本発明ではトランジス７ｇ
のエミッタ拡散孔のくわれ量αを犬きくすれば、ｖｌ−
１は小さくなるため ｌ″”／ｖｌ−Ａは１．０以下と
なり、十Ｎ、、。のレベルが上がることが分かる。
に知る方法としては、エミッタ・コレクタ間の逆耐圧ｖ
Ｉｃ０を測定すれば良い。又、トランシスｐｇのｖＩｃ
Ｏをｖｌ１−Ａ、トランジスタ互のｖ、ｃｏをｖｌ−１
とすれば、種々実験の結果 １膠／ｖ１０．と＋！。１
゜には第９図の如く相関関係がある仁とが４１１Ｉ明し
、 Ｉ’ｍ／ｖ、、は０．２〜０．５ カｍ 正な値と
なゐ、従来の方法を用いると−、７トム／ｖ１０．は）
！ｆｆ１．０となル、” ”ＧｇＯの値はｌ ｎＡ付近
のため安定度が悪化するが、本発明ではトランジス７ｇ
のエミッタ拡散孔のくわれ量αを犬きくすれば、ｖｌ−
１は小さくなるため ｌ″”／ｖｌ−Ａは１．０以下と
なり、十Ｎ、、。のレベルが上がることが分かる。
すなわち、トランジスタ五のエミッタ拡散孔のくわれ量
α（酸化膜厚β）を任意にコントロールすることにより
、Ｒｈ□が同時にコントロールされることになるから、
あらかじめαを適当な値に決めておけば、Ｊ−ＦＥＴの
単体を作るのと殆ど同じ方法で、安定度特性の艮好な高
インピーダンス変換装置が得られる。又、αは酸化によ
り作られるのであるから、クエハ内、ロッ、ト間共に・
９ランキの少なり均一な値が得られ、再現性に優れると
いう特做を有する。
α（酸化膜厚β）を任意にコントロールすることにより
、Ｒｈ□が同時にコントロールされることになるから、
あらかじめαを適当な値に決めておけば、Ｊ−ＦＥＴの
単体を作るのと殆ど同じ方法で、安定度特性の艮好な高
インピーダンス変換装置が得られる。又、αは酸化によ
り作られるのであるから、クエハ内、ロッ、ト間共に・
９ランキの少なり均一な値が得られ、再現性に優れると
いう特做を有する。
第１図乃至第３図はそれぞれＪ−ＦＩＴを用いたインピ
ーダンス変換回路、第４図は第３図の回路におけるデー
ト漏れ電流（±’Ｑｍ。）と安定度（動作回復時間）と
の関係を示す特性図、第５図（、）〜（ｄ）は第３図の
回路の従来の製造工程を示す断面図、第６図は第５図（
ｄ）の構造における±ＩＱ、。の分布図、第７図（、）
〜（ｄ）はこの発明の一実施例に係る半導体装置の製造
工程を示す断面図、第８図は諮７図（ｂ）のＡで示す部
分の拡大図、第９図は ｌ′ｌ／Ｖ、、、と＋！。、。 との相関図である。 ｌ・・・Ｊ−ＦＩＴ （接合形電界効果トランジスタ）
、５．６・・・ＰＮＰ ）ランジスタ、３１−・・Ｐ形
シリコン基板、Ｊ２〜Ｊ４−・島領域、３５・・・酸化
膜、３６・・・窒化膜、ｌＦ・・・ニオツタ拡散孔、３
８・−酸化膜、Ｓ９・・・エミッタ拡散孔、４０・・・
ダート拡散孔、４ノ・・・エンツタ拡散孔。 第１図 第２図 第３図 第４ＷＩ 第５図 ｈ“”ＧＳＯ（ｎ” 第５図 第７ｖ！Ｊ 第７図 噸 □□□□１ 第８図 第９ｖ！Ｊ （ｎＡ） 特許庁長官 若 杉 和 夫 殿 １．事件の表示 特願昭５６−１５８４９３号 ２、発明の名称 半導体装１の製造方法 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝涌亀気株式会社 ４、代理人 ６、補正の対象 ７補正の内容 （１）特許請求の範囲Ｖ別紙の通り訂正する。 （２） 明細書１ｊＩＪ２頁！１３行目、同頁第１５
行目。 −ＪＪｉｆ第１７第１７第目負第５行目、同負第６行目
乃至ｗＩ７行目、同Ｊ第７行目乃至第８行−Ｉ負第２０
行目、第６頁第２行目、同角第１３行目乃至第１４行目
、第７真第５行目。 第８頁第１１行目乃至第１２行目、−ｊ負第１３行目乃
至＠１４行目、” ｉ！Ｆ４９ Ｑ第１４行目。 及び第１０頁第１５行目乃至第１６行目にそれぞれ「ト
ランジスタ」とある・をｒＦＥＴＪと訂正する。 （３）明細書第４頁第２行目に［トランジスタ見、互の
」とあるを削除する。 （４）明細書第４頁第２行目に「ペース」とあるを、「
ＦＥＴのチャンネ１ル及び２個のＰＮＰ ”トラン
ジスタのペース」と１正する。 （５）明細Ｉ！１１１１第４行目乃至塾５行目に「従来
と同様に・・・施すと、」とあるな「従来 ：と同様に
、ＦＥＴのダートと２＠のトランジスタのエミッタを同
時拡散［７，さらにソース、ドレインのオーミックコン
タクト領域を形成する。これらをＡ１配！１４２で接続
すると、」と訂正する。 （６） 明細書第４頁第１５行目に「ｏ、２〜０．５
」とあるを、ｒｏ、ｓ程度」と訂正する。 （７） 図面第５図（ｄ）、第６因、第７図（ｄ）及
び第９図を別紙の通り訂正する。 ２、特許請求の範囲 接合型電界効果トランジスタのソース・ゲート間に、ペ
ース・コレクタ間が短絡された第一ノ１４イポーラトラ
ンゾスタ及びペース・エミッタ間が短絡された第二のバ
イポーラトランジスタを接続してなる半導体装置の製造
方法において、第一導電型半導体基板の一生表面に第二
導電型のペース及びチャンネル 域を形成する工程と、
ｖＪ記ペース領域の形成された半導体基板上に酸化膜及
び耐酸化性膜を順次ｊ＃：積し、該酸化膜及び耐酸化性
膜の前記第二邑バイポーラトランジスタのエミッタ形成
予定領域に対応す◆位置に第一の開孔を形成する工程と
、前記第一の開孔部を酸化する工程とｓ Ｍ’ｌ記第−
の開孔部の酸化膜及び前記耐酸化性膜を除去した佐、前
記酸化膜の自ＩＪ記接合型電界効果トランジスタのｆ−
）形成予定領域及び前記Ｉｓ−のバイポーラトランジス
タのエミッタ形成予定領域それぞれに対応゛する位置に
第二、第三の開孔な形成する工程と、前記第一、第二、
Ｉ８三の開孔を通してｙＦＪ紀ペース友広犬ニス迷ム領
域内に第−導を梨の不純物拡散を行う工程とを具備した
ことを特徴とする半導体装置の製造方法。 出願人代理人 弁理士 鈴 江 武 彦第５図 第７■ ｌｌ９図 （ｎ＾）
ーダンス変換回路、第４図は第３図の回路におけるデー
ト漏れ電流（±’Ｑｍ。）と安定度（動作回復時間）と
の関係を示す特性図、第５図（、）〜（ｄ）は第３図の
回路の従来の製造工程を示す断面図、第６図は第５図（
ｄ）の構造における±ＩＱ、。の分布図、第７図（、）
〜（ｄ）はこの発明の一実施例に係る半導体装置の製造
工程を示す断面図、第８図は諮７図（ｂ）のＡで示す部
分の拡大図、第９図は ｌ′ｌ／Ｖ、、、と＋！。、。 との相関図である。 ｌ・・・Ｊ−ＦＩＴ （接合形電界効果トランジスタ）
、５．６・・・ＰＮＰ ）ランジスタ、３１−・・Ｐ形
シリコン基板、Ｊ２〜Ｊ４−・島領域、３５・・・酸化
膜、３６・・・窒化膜、ｌＦ・・・ニオツタ拡散孔、３
８・−酸化膜、Ｓ９・・・エミッタ拡散孔、４０・・・
ダート拡散孔、４ノ・・・エンツタ拡散孔。 第１図 第２図 第３図 第４ＷＩ 第５図 ｈ“”ＧＳＯ（ｎ” 第５図 第７ｖ！Ｊ 第７図 噸 □□□□１ 第８図 第９ｖ！Ｊ （ｎＡ） 特許庁長官 若 杉 和 夫 殿 １．事件の表示 特願昭５６−１５８４９３号 ２、発明の名称 半導体装１の製造方法 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝涌亀気株式会社 ４、代理人 ６、補正の対象 ７補正の内容 （１）特許請求の範囲Ｖ別紙の通り訂正する。 （２） 明細書１ｊＩＪ２頁！１３行目、同頁第１５
行目。 −ＪＪｉｆ第１７第１７第目負第５行目、同負第６行目
乃至ｗＩ７行目、同Ｊ第７行目乃至第８行−Ｉ負第２０
行目、第６頁第２行目、同角第１３行目乃至第１４行目
、第７真第５行目。 第８頁第１１行目乃至第１２行目、−ｊ負第１３行目乃
至＠１４行目、” ｉ！Ｆ４９ Ｑ第１４行目。 及び第１０頁第１５行目乃至第１６行目にそれぞれ「ト
ランジスタ」とある・をｒＦＥＴＪと訂正する。 （３）明細書第４頁第２行目に［トランジスタ見、互の
」とあるを削除する。 （４）明細書第４頁第２行目に「ペース」とあるを、「
ＦＥＴのチャンネ１ル及び２個のＰＮＰ ”トラン
ジスタのペース」と１正する。 （５）明細Ｉ！１１１１第４行目乃至塾５行目に「従来
と同様に・・・施すと、」とあるな「従来 ：と同様に
、ＦＥＴのダートと２＠のトランジスタのエミッタを同
時拡散［７，さらにソース、ドレインのオーミックコン
タクト領域を形成する。これらをＡ１配！１４２で接続
すると、」と訂正する。 （６） 明細書第４頁第１５行目に「ｏ、２〜０．５
」とあるを、ｒｏ、ｓ程度」と訂正する。 （７） 図面第５図（ｄ）、第６因、第７図（ｄ）及
び第９図を別紙の通り訂正する。 ２、特許請求の範囲 接合型電界効果トランジスタのソース・ゲート間に、ペ
ース・コレクタ間が短絡された第一ノ１４イポーラトラ
ンゾスタ及びペース・エミッタ間が短絡された第二のバ
イポーラトランジスタを接続してなる半導体装置の製造
方法において、第一導電型半導体基板の一生表面に第二
導電型のペース及びチャンネル 域を形成する工程と、
ｖＪ記ペース領域の形成された半導体基板上に酸化膜及
び耐酸化性膜を順次ｊ＃：積し、該酸化膜及び耐酸化性
膜の前記第二邑バイポーラトランジスタのエミッタ形成
予定領域に対応す◆位置に第一の開孔を形成する工程と
、前記第一の開孔部を酸化する工程とｓ Ｍ’ｌ記第−
の開孔部の酸化膜及び前記耐酸化性膜を除去した佐、前
記酸化膜の自ＩＪ記接合型電界効果トランジスタのｆ−
）形成予定領域及び前記Ｉｓ−のバイポーラトランジス
タのエミッタ形成予定領域それぞれに対応゛する位置に
第二、第三の開孔な形成する工程と、前記第一、第二、
Ｉ８三の開孔を通してｙＦＪ紀ペース友広犬ニス迷ム領
域内に第−導を梨の不純物拡散を行う工程とを具備した
ことを特徴とする半導体装置の製造方法。 出願人代理人 弁理士 鈴 江 武 彦第５図 第７■ ｌｌ９図 （ｎ＾）
Claims (1)
- 接合型電界効果トランジスタのソース・ｒ −ト間に１
ペース・コレクタ間が短絡された第一のパイ４−ラトラ
ンジスタ及びベース・エミッタ間が短絡された第二のバ
イポーラトランジスタを接続してなる半導体装置の製造
方法において、第−導電型半導体基板の一生表面に第二
導電型のベース領域を形成する工程と、前６にベース領
域の形成された半導体基板上に酸化膜及び耐酸化性膜を
順次堆積し、該酸化膜及び耐酸化性膜の前記第二のバイ
ポーラトランジスタのニオツタ形成予定領域に対応する
信認に第一の開孔を形成する工程と、前記第一の開孔部
を酸化する工程と、前記第一〇島孔部の酸化膜及び前記
耐酸化性膜を除去した後、１４ｉ１記酸化膜の萌紀接合
型電界効果トランジスタのダート形成予定領域及び前記
第一のバイポーラトランジスタのエミッタ形成予定領域
それぞれに対応する位置に第二、第三の開孔を形成する
工程と、前記第−１第二、第三の開孔を通して前す己ペ
ース領域内に第−導電型の不純物拡散を行う工程とを具
備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15849381A JPS5858763A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15849381A JPS5858763A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858763A true JPS5858763A (ja) | 1983-04-07 |
| JPH0126194B2 JPH0126194B2 (ja) | 1989-05-22 |
Family
ID=15672942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15849381A Granted JPS5858763A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858763A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115252A (ja) * | 1983-11-28 | 1985-06-21 | Nec Corp | 半導体装置 |
| JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60257577A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 接合型電界効果トランジスタ |
-
1981
- 1981-10-05 JP JP15849381A patent/JPS5858763A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115252A (ja) * | 1983-11-28 | 1985-06-21 | Nec Corp | 半導体装置 |
| JPH0362022B2 (ja) * | 1983-11-28 | 1991-09-24 | Nippon Electric Co | |
| JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60257577A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 接合型電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0126194B2 (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442968A (ja) | 半導体装置及びその製造方法 | |
| JPS5858763A (ja) | 半導体装置の製造方法 | |
| US3595714A (en) | Method of manufacturing a semiconductor device comprising a field-effect transistor | |
| US4051443A (en) | Differential amplifier | |
| JPS59220961A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS58218158A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS60187055A (ja) | 半導体集積回路装置 | |
| JPS643065B2 (ja) | ||
| US4388632A (en) | Signal limiting integrated circuit | |
| JPS62115764A (ja) | 半導体集積回路装置 | |
| CN115882792A (zh) | 一种低频低噪声运算放大器器件 | |
| JPS6236849A (ja) | 集積回路 | |
| JPH0345549B2 (ja) | ||
| JPS6054470A (ja) | 半導体装置の製造方法 | |
| JPS5922363A (ja) | ダ−リントン接続トランジスタ | |
| JPS5623751A (en) | Manufacture of integrated circuit device | |
| JPH03219641A (ja) | 半導体装置 | |
| JPS61264751A (ja) | 相補性ｍｉｓ型電界効果トランジスタ装置 | |
| JPS6038853A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01293660A (ja) | 半導体集積回路 | |
| JPS5838944B2 (ja) | セツゴウソウゲ−トガタデンカイコウカトランジスタ | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPS59181667A (ja) | 半導体装置 | |
| JPH04359433A (ja) | 集積回路装置 |