JPS5858707B2 - アクセス制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は複数のアクセス装置（データ処理装置）と、こ
れら複数のアクセス装置を制御するアクセス制御装置（
データ処理制御装置）及び上記アクセス装置から共通に
アクセスされる記憶装置と記憶装置を制御する所の記憶
制御装置から成り該記憶装置が複数のバンクで構成され
る如きシステムにおいて、例えば、あるアクセス装置か
らのアクセス要求により、記憶装置が空き状態となった
場合、その時点で、他の複数アクセス装置がそのバンク
に対して、アクセス要求が有る場合は、優先順位決定に
よりそのバンクに対してアクセス要求が出来る。

この事により複数アクセス装置からのアクセス要求が有
る場合は常に記憶制御装置はビジー状態と或っており、
記憶装置が空いた状態ですぐ次のアクセスが受は付けら
れる。

この事により記憶装置の空き時間を少なくした優先順位
制御方式に関するものである。

従来の優先順位制御においては、アクセス制御装置にお
いてアクセス要求を受は付ける際、記憶装置のバンクの
状態だけを見て受は付けの可否を行なっていたが、この
方式では記憶装置で一つのアクセス要求に対する仕事が
終った時、そのアクセス要求に対する結果は、アクセス
元であるアクセス制御装置に知らされる。

アクセス制御装置では、この結果が来た事により、そこ
のバンクが空き状態となった事が判明し、引続きそこの
バンクにアクセス要求があるか否かを検査し、アクセス
要求があれば再ひ優先回路を通して記憶装置にアクセス
要求を発する。

この場合、記憶装置は前のアクセス要求に対する結果を
、アクセス制御装置に報告した時点で空き状態となって
いる。

又、記憶制御装置が複数台のアクセス制御装置と接続さ
れている様なシステムにおいては、アクセス要求を記憶
制御装置に出したが、他方のアクセス制御装置がそのバ
ンクを使用していて、そのアクセス要求が終了するまで
他方のアクセス制御装置からのアクセス要求は待たされ
ると言う問題点を有していた。

本発明の目的は前記の如き問題点を除去することであり
、記憶制御装置が複数のアクセス制御装置と接続されて
いる様なシステムにおいて、記憶制御装置のビジー状態
を参照することにより、記憶装置の利用効率を向上した
優先順位制御方式を提供することである。

本発明による優先順位制御方式は、複数のアクセス装置
と、被アクセス単位を含む被アクセス装置と、前記被ア
クセス装置を制御する被アクセス制御装置と、ビジー検
査手段及び優先順位手段を有するアクセス制御装置とか
らなるデータ処理システムの優先順位制御方式において
、前記アクセス制御装置のビジー検査手段における検査
の条件として被アクセス単位及び被アクセス制御装置の
ビジー状態を参照することにより、前記被アクセス要求
について優先順位決定を行い、被アクセス単位をアクセ
スする様制御すると共に、前記被アクセス単位対応のビ
ジー検査が合格しなくても前記被アクセス制御装置対応
のビジー検査が合格した場合、１つまで次のアクセス要
求を優先順位回路によって、優先順位決定を行い、前記
被アクセス単位をアクセスする様に制御せしめることを
特徴としている。

以下本発明の一実施例を図面に従い詳細に説明する。

図中人ないしＤは、例えば４個の図示されていないアク
セス装置から要求される４バンク（Ｏ〜３）に分割した
記憶装置へのアクセス要求であり、１はメモリアドレス
レジスタでそれぞれのアクセス単位対応（ＩＡ〜ＩＤ）
に割り当てられている。

２は、アドレス比較及びビジー検査回路であり、それぞ
れのアクセス単位対応（２Ａ〜２Ｄ）に割り当てられて
いる。

前記回路２は、アクセス装置のアクセス要求に基づき、
メモリアドレスレジスタ１で示される論理アドレス情報
に応じて、それぞれ記憶装置の４バンクのいずれかにア
クセス要求を発するものであり、また、後述のバンクビ
ジーフリップフロップ回路群５からのビジー情報及び記
憶制御装置から各バンク対応に送られてくる記憶制御装
置ビジー情報とを比較し、アクセスされたバンクに対応
して非ビジー状態信号〔アクセス要求信号がビジー検査
で合格となったことを示す信号）を発するものである。

なお、前文の前半をアドレス比較手段、後半をビジー検
査手段と呼ぶ。

３は、アクセスフリップフロップであり、前記アクセス
装置対応に３Ａ〜３Ｄに分割されており、アクセス装置
対応の非ビジー信号を前記アドレス比較及びビジー検査
回路２より、一定時間のタイミングで同期した結果をラ
ッチするフリップフロップである。

４は、優先順位決定回路であり、前記アクセスフリップ
フロップ３にセットされているアクセス要求のうち、最
も優先順位の高いアクセス要求を選択決定するものであ
る。

５は、バンクビジーフリップフロップ回路群（このそれ
ぞれは後述するようなバンクに関する終了報告が来たと
きリセットされる。

）であり、記憶装置の各バンク対応に設けられている。

６は、アクセス制御装置から記憶制御装置へのアクセス
要求信号フリップフロップ回路群である。

７は、アクセス制御装置よりのアクセス要求信号を記憶
制御装置が受けたとき”１″となるアクセス受付フリッ
プフロップ回路群であり、このフリップフロップの状態
はアクセス制御装置にビジー状態報告信号として各バン
ク毎に送られる。

なお、前記“１″の状態は記憶装置がビジー状態である
事を示し、アクセス要求が記憶装置に受は付けられた時
“Ｏ”となる。

９〜２０はアンド回路、２１〜２４はオア回路、２５は
装置間インターフェイスを示す。

図中４は４本の信号線、Ａ−Ｄは優先選択されたアクセ
ス要求信号、（ａ−Ｏ）〜（ａ３’） 、 （ｂ−０）
、〜（ｂ−３）は他のアクセス制御装置よりのアクセス
要求信号及び他のアクセス制御装置への記憶制御装置ビ
ジー状態報告信号をそれぞれ示している。

次に動作について説明する。

例えば１つのアクセス装置から記憶装置をアクセスする
要求信号Ａが来た時、それと共にそのアクセス装置に対
応する所のメモリアドレスレジスタ１より論理アドレス
Ａが与えられたとする。

アドレス比較回路２Ａは論理アドレス下部より、４個の
バンク内のいずれに対するアクセスで有るかを指示する
信号、例えばＯバンクに対するアクセスであれば４本の
信号線の内、Ｏバンクに対応する所の出力に“１″ヲ発
生する。

Ｏバンクに対して発せられたアクセス要求は、ビジー検
査回路部において、バンクビジーフリップフロップ５の
各バンク２段あるうち、いずれかが空き状態で現在、そ
のバンクに対してリクエスト中でなく（フリップフロッ
プ６が“０″状態である）かつ記憶制御装置のＯバンク
が空き状態で有る時、非ビジー状態信号として、後述す
る３人ないし３Ｄのフリップフロップに供給される。

この時点で二つのアクセス装置から同時に同一バンク例
えばＯバンクに対してアクセス要求が発生した場合、上
記に示したビジー検査回路部により合格した２つのアク
セス装置からの非ビジー状態信号は、それぞれアクセス
装置に対応するフリップフロップ３Ａから３Ｄの内に供
給される。

３人ないし３Ｄのフリップフロップはサイクルタイミン
グで同期的にセットされる。

上記２つのアクセス装置からの要求はそれぞれのフリッ
プフロップにラッチされた後、優先順位回路４において
優先順位が決定され、優先度の高いアクセス装置の要求
がその出力として”１″となる。

その出力信号はアンドゲート９ないし１２においてバン
ク信号とアンドがとられ、対応するバンクビジーフリッ
プフロップ５をセットする。

バンクビジーフリップフロップ５は各バンク２段構えに
なっており、それぞれをｏｏ、ｏｉ（上位数はバンクを
示し、下位数はレベルを表わす、例えばバンク１の場合
は１０．１１となる）とすると、００の方がＤｌより優
先度は高い。

アンドゲート１３−Ｏ・・・１６−１よりバンクセット
のコントロールを行ない、両レベル共ｎ Ｏｎ状態の時
はＯＯ側が先にｎ １ ｔｔとなり００が″１″状態で
、かつそのバンクに対してアクセス要求が来た場合は０
１側が１″となる。

リセットは記憶制御装置よりのアクセス要求に対する終
了信号により対応するレベルのバンクビジーフリップフ
ロップ５がリセットされる。

バンクビジーフリップフロップ５の入力信号は他に記憶
制御装置へのアクセス要求信号フリップフロップ６のセ
ット入力信号でもあり、バンクビジーフリップフロップ
５のセットと同時にアクセス要求フリップフロップ６も
セットする。

本フリップフロップ６は記憶制御装置へのアクセス要求
信号となり、記憶制御装置でアクセス要求信号を受は取
った事を示す応答信号によりリセットされる。

又本フリップフロップは、ビジー検査の条件信号として
使用し、本フリップフロップが”１″の時、つまりアク
セス制御装置内でアクセス要求を持っている時はそのバ
ンクに対してのアクセス要求の受は付けを禁止する信号
としても使用する為、ビジー検査回路の制御ゲート１７
・・・２０に供給される。

この様にしてアクセス制御装置からのアクセス要求信号
は記憶制御装置に受は付けられ、アクセス要求信号に対
応するバンクのアクセス受は付はフリップフロップ７を
セットする。

本フリップフロップ７が１″となった時、記憶制御装置
から記憶装置へのアクセス要求が起動され、記憶装置で
受付けられると”Ｏｎとなる。

又本フリップフロップ７の出力はアクセス制御装置に送
られ、ビジー検査回路部の条件信号として使用される。

このことにより記憶制御装置に複数台のアクセス制御装
置が接続されている時は、本信号を見る事により、アク
セス制御装置からのアクセス要求が無駄に待たされる事
なく効率的となる。

従来のこの種の優先順位制御においては、記憶制御装置
の状態までアクセス制御装置においては、アクセス要求
骨は付けの際の条件には入れていなかった為、アクセス
制御装置から記憶制御装置にアクセス要求が移る段階で
長時間待たされたり、又、バンクビジーフリップフロッ
プの状態だけを見て、アクセス要求骨は付けを行なって
いた為、同一バンクにおいて先に出したアクセス要求に
対する終了報告が来てバンクビジーフリップフロップを
リセットして、次のそのバンクに対するアクセス要求骨
は付けを行なう事により、記憶装置が無駄に空いている
状態が発生した。

これに対して本発明においては上述動作から明らかな如
く、アクセス装置でアクセス要求がある場合は常に記憶
制御装置をビジー状態としておくのと、アクセス制御装
置において記憶制御装置の状態をアクセス要求骨は付け
の条件に入れる事により共通に使用される記憶装置が効
率良く使用され、全体の処理が有効に行なわれる。

【図面の簡単な説明】

図面は、本発明の一実施例である優先順位制御方式を示
す図である。 １・・・・・・メモリアドレスレジスタ、２・・・・・
・アドレス比較及びビジー検査回路、３・・・・・・ア
クセスフリップフロップ、４・・・・・・優先順位回路
、５・・・・・・バンクビジーフリップフロップ、６・
・・・・・アクセス要求フリップフロップ、７・・・・
・・アクセス受付フリップフロップ。

Claims (1)

【特許請求の範囲】
1. １ 複数のアクセス装置からの複数のバンクからなる記
   憶装置のアクセスを制御する装置であって、複数のアク
   セス装置からのアクセス要求及びアクセスアドレスを受
   け、各アクセス装置毎にアクセスするバンクを判定し、
   バンク毎にそのバンクへのアクセス要求の可否を判定す
   る判定手段と、可とされたアクセス要求の優先順位を決
   定してその１つを出力する優先順位決定回路と、各バン
   クについてそれぞれ２つ設けられており、それぞれ前記
   優先順位決定回路の出力を受け、そのバンクに対するア
   クセス要求があってかつアクセスが終了していないこと
   を記憶する第１記憶手段と、前記優先順位決定回路の出
   力を受け、各バンク毎に設けられ受は付けられていない
   アクセス要求があることを記憶する第２記憶手段とを有
   し、かつ、前記判定手段はアクセスするバンクについて
   前記第１記憶手段の少なくとも１つが空き状態であり、
   かつ前記第２記憶手段が受は付けられていないアクセス
   要求がないことをもってアクセス要求可と判定すること
   を特徴とするアクセス制御装置。