JPS585843A - Optional address starting device - Google Patents
Optional address starting deviceInfo
- Publication number
- JPS585843A JPS585843A JP56104055A JP10405581A JPS585843A JP S585843 A JPS585843 A JP S585843A JP 56104055 A JP56104055 A JP 56104055A JP 10405581 A JP10405581 A JP 10405581A JP S585843 A JPS585843 A JP S585843A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- address
- section
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 6
- 101100024333 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MSB4 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はマイクロプロセッサのスタートアドレス(s
tart address)制御装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION This invention provides a start address (s) of a microprocessor.
tart address) control device.
マイ−クロプロセッサを使用し危機器ではその機器の調
整の場合等に1マイクロプロセツサのプログラムを任意
のアドレスの点から動作させる必要がある。このような
動作をさせる走めの従来の装置としては第1図に示すも
のがあった。図にシいて(1)はマイクロプロセッサ部
、(2)は記憶回路部、(3)は制御回路部、(4)は
スイッチ情報部、(5)はデータバス、(6)は制御バ
ス、(7)はリセット信号入力線である。In emergency equipment that uses a microprocessor, it is necessary to run a program on one microprocessor from an arbitrary address point when adjusting the equipment. A conventional device for performing such an operation is shown in FIG. In the figure, (1) is a microprocessor section, (2) is a storage circuit section, (3) is a control circuit section, (4) is a switch information section, (5) is a data bus, (6) is a control bus, (7) is a reset signal input line.
次に動作について説明する。スイッチ情報部(4)には
マイクロプロセッサのスタートアドレスヲ示す数値を設
定しておく。信号人力1! (7)からリセット信号が
マイクロプロセッサ部(1)K入力するとマイクロプロ
セッサ部(1)は記憶回路部(2)とマイクロプロセッ
サ部(1)の間のデータバス(5)をオフ状態にし制御
回路部(3)からマイクロプロセッサ部(1)に到るデ
ータバスをオン状態にする。2いて制御回路部(3)か
ら、マイクロプロセッサ部(1)において用いられてい
る無条件飛び越しの命令コードとその飛び先アドレスを
示す丸めスイッチ情報部(4)K設定した数値とを入れ
た命令をバス(5)を経てマイクロプロセッサ部(1)
に入力しこれが終ると記憶回路部(2)とマイクロプロ
セッサ部(1)間のデータバス(5)をオン状態にし、
制御回路部(3)とマイクロプロセッサ部(1)間のデ
ータバス(5)をオフ状態にする。Next, the operation will be explained. A numerical value indicating the start address of the microprocessor is set in the switch information field (4). Signal power 1! When the reset signal from (7) is input to the microprocessor unit (1) K, the microprocessor unit (1) turns off the data bus (5) between the memory circuit unit (2) and the microprocessor unit (1), and turns the control circuit The data bus from the section (3) to the microprocessor section (1) is turned on. 2, from the control circuit section (3), an instruction containing the unconditional jump instruction code used in the microprocessor section (1) and the rounding switch information section (4) K that indicates the jump destination address. to the microprocessor section (1) via the bus (5)
When this is completed, the data bus (5) between the memory circuit section (2) and the microprocessor section (1) is turned on.
The data bus (5) between the control circuit section (3) and the microprocessor section (1) is turned off.
以上の動作により、スイッチ情報部(4)K設定したア
ドレスからマイクロプロセッサが動作を開始する。Through the above operations, the microprocessor starts operating from the address set in the switch information section (4)K.
従来の装置は以上のように構成されているので、マイク
ロプロセッサ部(1)で用いられる無条件飛び越しの命
令コードを制御回路部(3)に設定しなければならぬこ
と、および制御回路部(3)の論理が複維になる等の欠
点があった。Since the conventional device is configured as described above, the unconditional skip instruction code used in the microprocessor section (1) must be set in the control circuit section (3), and the control circuit section ( There were drawbacks such as the logic of 3) being complex.
この発明は、上記のような従来のものの欠点を除去する
ためKなされたもので、マイクロプロセッサ部(!)の
命令体系を利用することによシ制御論理を簡素化し、こ
れにともなって制御回路を簡単化したスタートアドレス
制御装置を提供することを目的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it simplifies the control logic by using the instruction system of the microprocessor section (!). The purpose of this invention is to provide a start address control device that simplifies the process.
以下、この発明の実施例を図について説明する。Embodiments of the present invention will be described below with reference to the drawings.
第2図はこの発明の一実施例を示すブロック図で、第1
図と同一符号は同一部分を示し、(8)はアドレスバス
、(9)はデータ一致検出回路部、(至)はこの発明の
制御回路部である。FIG. 2 is a block diagram showing one embodiment of the present invention.
The same reference numerals as in the figure indicate the same parts, (8) is an address bus, (9) is a data coincidence detection circuit section, and (to) is a control circuit section of the present invention.
次に第2図の回路の動作について説明する。スイッチ情
報部(4)にスタートアドレスを設定することは第1図
の場合と同様である。信号入力線(7)泰らリセット信
号が入力されると記憶回路部(2)からデータバス(5
)を介してマイクロプロセッサ部(1)K流れるデータ
のM8B側4ビットにマスクをかけて(ゲートによシそ
の通過を阻止して)その4ビツトを強制的に論II r
OJにする。こうすると8080゜Z80,6800又
はその相当品のマイクロプロセッサでは、記憶回路部(
2)から読出される命令の中の分岐命令(飛び越し命令
)を消去してしまったことになる。上記以外の種類のマ
イクロプロセッサにおいても、その命令体系に対応した
手段によって記憶回路部(2)から読出される命令中の
分岐命令を消去するよう表制御を行うことは容易である
。このようにすると、マイクロプロセッサ部(1)から
アドレスバス(8)に出力されるアドレスの数値は1あ
て順次増加してゆくととKなる。Next, the operation of the circuit shown in FIG. 2 will be explained. Setting the start address in the switch information section (4) is the same as in the case of FIG. When a reset signal is input from the signal input line (7), the data bus (5) is input from the memory circuit section (2).
), the microprocessor section (1) masks the 4 bits on the M8B side of the data flowing through the K (by using a gate to block their passage) and forces those 4 bits into logic.
Make it O.J. In this way, the memory circuit section (
This means that the branch instruction (jump instruction) among the instructions read from 2) has been deleted. Even in microprocessors of other types than those mentioned above, it is easy to perform table control to erase branch instructions among instructions read from the storage circuit section (2) by means corresponding to the instruction system. In this way, the numerical value of the address outputted from the microprocessor section (1) to the address bus (8) becomes K as it increases sequentially from 1 to 1.
データ一致検出回路部(9)はスイッチ情報部(4)か
らのアドレス数値とアドレスバス(8)上のアドレス数
値とを比較しており両者が一致すると、制御パス(6)
に信号を出力して制御回路部(至)を介してデータバス
(5)上のデータの上位M8B4ビットのマスクを解除
し、この点からマイクロプロセッサ部(1)は正常の動
作を開始する。The data match detection circuit section (9) compares the address value from the switch information section (4) with the address value on the address bus (8), and if the two match, the control path (6)
The microprocessor unit (1) outputs a signal to unmask the upper M8B4 bits of data on the data bus (5) via the control circuit unit (to), and from this point on, the microprocessor unit (1) starts normal operation.
なお、第2図に示す実施例ではスイッチ情報部(4)と
データ一致検出回路部(9)をハードウェアとして設け
たが、場合によっては、記憶回路部(2)の選択信号等
を利用することKよってスイッチ情報部(4)とデータ
一致検出回路部(9)を省略しさらにノ・−ドウエアを
簡素化することができる。In the embodiment shown in FIG. 2, the switch information section (4) and the data match detection circuit section (9) are provided as hardware, but in some cases, the selection signal of the storage circuit section (2) may be used. Therefore, the switch information section (4) and the data coincidence detection circuit section (9) can be omitted, further simplifying the hardware.
以上のように、この発明によれば任意アドレススタート
装置を、マイクロプロセッサ自体の命令体系をを利用し
てハードウェアの簡略化されたものとすることができる
ので、装置が安価になり、かつ任意アドレススタート装
置をシステムに着脱することが容易になる。As described above, according to the present invention, the arbitrary address start device can be simplified in hardware by using the instruction system of the microprocessor itself, so the device can be made inexpensive, and It becomes easy to attach and detach the address start device to the system.
第1図は従来の装置を示すブロック図、第2図はこの発
明の一実施例を示すブロック図である。
(1)・・・マイクロプロセッサ部、(2)・・・記憶
回路部、(至)・・・制御回路部、(4)・・・スイッ
チ情報部、(5)・・・データバス、(7)・・・リセ
ット信号入力線、(8)・・・アドレスバス、(9)・
・・データ一致検出回路部。
なお、図中同一符号は同−又は相当部分を示す。
代理人 葛野信−
手続補正書(自発)
特許庁長官殿
1、事件の表示 特願昭86−1040584#
2、発明の名称
任倉アドレススタート装置
3、補正をする者
5、補正の対象
明細書の発明の詳細な説明の欄
6、補正の内容
(1)明細書第5頁第6行目乃至第7行口「1あて」と
あるを「1づつ」と訂正する。
(2)同書第6頁第3行目「体系をを」とあるを「体系
を」と訂正する。
(以上)
(、りFIG. 1 is a block diagram showing a conventional device, and FIG. 2 is a block diagram showing an embodiment of the present invention. (1)...Microprocessor section, (2)...Storage circuit section, (to)...Control circuit section, (4)...Switch information section, (5)...Data bus, ( 7)...Reset signal input line, (8)...Address bus, (9)...
...Data match detection circuit section. Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Makoto Kuzuno - Procedural amendment (voluntary) Commissioner of the Japan Patent Office 1, case description Patent application 1986-1040584#
2. Name of the invention Address start device 3. Person making the amendment 5. Detailed description of the invention in the specification to be amended 6. Contents of the amendment (1) Page 5, lines 6 to 6 of the specification At the beginning of line 7, correct the phrase ``1 address'' to ``1 each''. (2) In the 3rd line of page 6 of the same book, the phrase ``system wo'' is corrected to ``system wo''. (or more) (,ri
Claims (1)
動作を指令する命令を記憶する記憶回路部とを有し、上
記記憶回路部の任意のアドレス位置の命令から実行を開
始するよう制御する任意アドレススタート装置において
、 スタートを指令するリセット信号によシ上記記憶回路部
から読出され上記マイクロプロセッサ部に一人力される
命令ワード中の飛び越しを指令する命令コードの含まれ
ているフィールドの部分にマスクを施す手段と、 上記マイクロプロセッサ部から上記記憶回路部に与えら
れるアドレス数値が所望のアドレス数値に一致する時点
を検出しこの時点で上記マスクを解除する手段とを備え
たことを特徴とする任意アドレススタート装置。[Scope of Claims] A microprocessor unit and a memory circuit unit that stores instructions for instructing the operation of the microprocessor unit, and is controlled to start execution from an instruction at an arbitrary address position in the memory circuit unit. In an arbitrary address start device that commands a start, a part of a field containing an instruction code for instructing a jump in an instruction word read from the memory circuit section and inputted to the microprocessor section by a reset signal for instructing a start; and means for detecting a point in time when an address value given from the microprocessor section to the memory circuit section matches a desired address value, and canceling the mask at this point. Any address start device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56104055A JPS585843A (en) | 1981-07-01 | 1981-07-01 | Optional address starting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56104055A JPS585843A (en) | 1981-07-01 | 1981-07-01 | Optional address starting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS585843A true JPS585843A (en) | 1983-01-13 |
Family
ID=14370506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56104055A Pending JPS585843A (en) | 1981-07-01 | 1981-07-01 | Optional address starting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS585843A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5452936A (en) * | 1977-10-04 | 1979-04-25 | Omron Tateisi Electronics Co | Memroy processor |
-
1981
- 1981-07-01 JP JP56104055A patent/JPS585843A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5452936A (en) * | 1977-10-04 | 1979-04-25 | Omron Tateisi Electronics Co | Memroy processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5849881B2 (en) | Data search | |
JPS585843A (en) | Optional address starting device | |
JP3055999B2 (en) | Microprogram control device group | |
JPH0333926A (en) | Microcomputer | |
JPH02128266A (en) | Register with protective function | |
JPS6149209A (en) | Program execution system of numerical controller | |
JPS6240538A (en) | Data processor | |
JPH01232452A (en) | One-chip processor | |
JPS6318222B2 (en) | ||
JPS63197228A (en) | Initial jumping method for computer system | |
JPS63225839A (en) | Rom with security function | |
JPH08147013A (en) | Programmable controller | |
JPS582943A (en) | Memory extending substitution system | |
JPS63159905A (en) | Forcible on/off system for input/output of programmable controller | |
JPS6129022B2 (en) | ||
JPS60221829A (en) | Data processor | |
JPS6226738B2 (en) | ||
JPS59178547A (en) | Instruction retry system | |
JPS6324360B2 (en) | ||
JPH01162944A (en) | Self-diagnostic system | |
JPS60101642A (en) | Input control circuit of microcomputer | |
JPS588356A (en) | Microprogram controller | |
JPH03225529A (en) | Microprocessor | |
JPH04315231A (en) | Microcompuer for evaluation | |
JPS582945A (en) | Memory extending substitution system |