JPS5856348A - 半導体装置の形成方法 - Google Patents
半導体装置の形成方法Info
- Publication number
- JPS5856348A JPS5856348A JP15375981A JP15375981A JPS5856348A JP S5856348 A JPS5856348 A JP S5856348A JP 15375981 A JP15375981 A JP 15375981A JP 15375981 A JP15375981 A JP 15375981A JP S5856348 A JPS5856348 A JP S5856348A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- impurity
- heat treatment
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- -1 Boron ions Chemical class 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、牛導体装一あるいはその１部分として使われ
る多結晶シリコン膜の電気的特性制御方法に関する。
る多結晶シリコン膜の電気的特性制御方法に関する。
熱酸化膜あるいは、多結晶の基板としてガラス板を用い
た場合、基板上に堆積した多結晶シリコン膜が許容され
る最大処理温度は、ガラス基板によって決定され、一般
にはその軟化点温度は６００℃ｓ度である。しかし、ガ
ラス基板上の多結晶シリコン膜を半導体装置あるいはそ
の一部として用いるためには、電気的特性の精密な制御
が必要であり、所定の伝導形電気抵抗率が得られなけれ
ばならない。従来の半導体装置形成方法によれば、それ
らの制御は、不純物のイオン注入および高温熱処理（
＞ ７００℃）を組合せることによりｙｎ１度よく行な
われている。この方法をガラス基板上の多結晶シリコン
半導体装置に応用しようとしても６００℃以上の温度で
は、ガラス基板な変形してしまい、本来要求される平担
な゛基板としての役を果せない。一方、５００℃以下の
温度ではイオン注入不純物が活性化せず、従って所定の
電気的特性が得られないとされている。
た場合、基板上に堆積した多結晶シリコン膜が許容され
る最大処理温度は、ガラス基板によって決定され、一般
にはその軟化点温度は６００℃ｓ度である。しかし、ガ
ラス基板上の多結晶シリコン膜を半導体装置あるいはそ
の一部として用いるためには、電気的特性の精密な制御
が必要であり、所定の伝導形電気抵抗率が得られなけれ
ばならない。従来の半導体装置形成方法によれば、それ
らの制御は、不純物のイオン注入および高温熱処理（
＞ ７００℃）を組合せることによりｙｎ１度よく行な
われている。この方法をガラス基板上の多結晶シリコン
半導体装置に応用しようとしても６００℃以上の温度で
は、ガラス基板な変形してしまい、本来要求される平担
な゛基板としての役を果せない。一方、５００℃以下の
温度ではイオン注入不純物が活性化せず、従って所定の
電気的特性が得られないとされている。
本発明は従来難かしいとされていた多結晶シリコン族の
電気的特性制御をイオン注入および５００υ以下の低温
熱処理で可能にしたものである。
電気的特性制御をイオン注入および５００υ以下の低温
熱処理で可能にしたものである。
以下に本発明を図面を参照に詳細に説明する、第１図は
実験試料の作製工程を示している。熱酸化膜（Ｓｉｎ、
）基板（１）上に厚さ０．７μｍ程度の多結晶シリコン
層（２）が形成されている。更にイオン注入時の不純物
注入分布および注入量を制御するために、二酸化硅素（
８ｉ０り層（３）が堆積されている。
実験試料の作製工程を示している。熱酸化膜（Ｓｉｎ、
）基板（１）上に厚さ０．７μｍ程度の多結晶シリコン
層（２）が形成されている。更にイオン注入時の不純物
注入分布および注入量を制御するために、二酸化硅素（
８ｉ０り層（３）が堆積されている。
これは注入不純物の熱処理工程における再蒸発を防ぐ役
目も果しており、その膜厚は、不純物の種類、分布形状
、加速電圧等によって決められる。
目も果しており、その膜厚は、不純物の種類、分布形状
、加速電圧等によって決められる。
不純物イオンビーム（４）は酸化膜３を通って、多結晶
シリコン中に所定の不純物分布を形成する。
シリコン中に所定の不純物分布を形成する。
第２図は、二酸化硅素膜厚１３７Ｇ！、加速電圧７０Ｋ
Ｖで硼素イオンを注入した多結晶シリコン層の電、気的
特性を示す。注入量（ＤＯ８Ｃ）に対して、シート抵抗
（ｐへ表面オセリア濃［（ＮＳ）ホール移動度つれて、
゛電気的特性が改善されていることが分る（（ａ）は窒
素中で５００ ’０１時間、（ｂ）は関４００℃１時間
の熱処理金イオン注入後塵したものである）。
Ｖで硼素イオンを注入した多結晶シリコン層の電、気的
特性を示す。注入量（ＤＯ８Ｃ）に対して、シート抵抗
（ｐへ表面オセリア濃［（ＮＳ）ホール移動度つれて、
゛電気的特性が改善されていることが分る（（ａ）は窒
素中で５００ ’０１時間、（ｂ）は関４００℃１時間
の熱処理金イオン注入後塵したものである）。
例えば、シート抵抗値ρ３＝ＩＫΩ／口が要求される多
結晶シリコン膜を形成するためには、シリコン中に１ｘ
ｌＱ Ｂ”／ｃｄｔの硼素イオン注入全行ない、しか
る後に窒素中で５００℃、１時間橿度の熱部］を施せば
良い。
結晶シリコン膜を形成するためには、シリコン中に１ｘ
ｌＱ Ｂ”／ｃｄｔの硼素イオン注入全行ない、しか
る後に窒素中で５００℃、１時間橿度の熱部］を施せば
良い。
第３図は二酸化硅素膜厚１３７！Ｘ−ｘ加速電圧１５０
に■で２ Ｘ １０ Ｐ”／ｃｄの隣イオンを注入した
多結晶シリコン層の電気的特性を示す。５００’０．’
ｆｆｌ累中ｌ熱中理を行なったものである。第２図に示
した硼素イオン注入層と同様の゛電気的特性を示すか、
５００°Ｃの処理温度では、硼素イオン注入層に比べて
、長時間の処理時間（およそ１０時間以上）が必要であ
る。例えばシート抵抗値ρｈ＝：にΩ／口が要求される
多結晶シリコン膜を形成するためにはシリコン中に１．
２ ｘ １０ Ｐ＋層 ｄｉの瞬イオン注入（０８×ｌ
Ｏ分はａｉｏ、＋に存在）を行ない、しかる後に窒素中
で５０Ｑ℃、１０時間機度の熱処理を施せば曳い。
に■で２ Ｘ １０ Ｐ”／ｃｄの隣イオンを注入した
多結晶シリコン層の電気的特性を示す。５００’０．’
ｆｆｌ累中ｌ熱中理を行なったものである。第２図に示
した硼素イオン注入層と同様の゛電気的特性を示すか、
５００°Ｃの処理温度では、硼素イオン注入層に比べて
、長時間の処理時間（およそ１０時間以上）が必要であ
る。例えばシート抵抗値ρｈ＝：にΩ／口が要求される
多結晶シリコン膜を形成するためにはシリコン中に１．
２ ｘ １０ Ｐ＋層 ｄｉの瞬イオン注入（０８×ｌ
Ｏ分はａｉｏ、＋に存在）を行ない、しかる後に窒素中
で５０Ｑ℃、１０時間機度の熱処理を施せば曳い。
次に第４図に本発明の実施例としてＰ−チャンネルエン
ハンスメン）ｍＭＯ８ＦＨＴ試作工程を示す。１４図（
Ｍｌは熱酸化膜基板ａＤ上に厚さ０．７戸ｍの多結晶シ
リコン層０が堆積され、更にその上面に０．２μｍの厚
さの二酸化硅素膜（１１が形成された状態大水す。二酸
化硅素膜０は、イオン注入分布等の制御とともに、ゲー
ト膜としても作用する。第４図すは、フォトレジスト仏
４をマスクに多結晶シリコン膜中に硼素イオン（ハ）を
およそ２ＸｌＯ／Ｑｌｌ注入する工程を示す。加速電圧
を７０にＶとすれば、硼素原子分布は濃度のピークが界
面より多結晶シリコン中にあり、シリコン中に存在する
硼素量はぶよそ１，２Ｘ１０ ／ｄ である。この工程
は、ＭＯ８１）Ｔのソース・ドレーン領域形成工種の一
部である。
ハンスメン）ｍＭＯ８ＦＨＴ試作工程を示す。１４図（
Ｍｌは熱酸化膜基板ａＤ上に厚さ０．７戸ｍの多結晶シ
リコン層０が堆積され、更にその上面に０．２μｍの厚
さの二酸化硅素膜（１１が形成された状態大水す。二酸
化硅素膜０は、イオン注入分布等の制御とともに、ゲー
ト膜としても作用する。第４図すは、フォトレジスト仏
４をマスクに多結晶シリコン膜中に硼素イオン（ハ）を
およそ２ＸｌＯ／Ｑｌｌ注入する工程を示す。加速電圧
を７０にＶとすれば、硼素原子分布は濃度のピークが界
面より多結晶シリコン中にあり、シリコン中に存在する
硼素量はぶよそ１，２Ｘ１０ ／ｄ である。この工程
は、ＭＯ８１）Ｔのソース・ドレーン領域形成工種の一
部である。
第４図（Ｃ）は前工揚でイオン注入された硼素不純物を
電気的−こ活性化する工程であり、本発明の１！素であ
る。施す熱処理は、５００℃、１時間であり、第２図体
）より予想されるＰ＋多績晶シリコン領域のシート抵抗
１［はｌＫｎ／口程度である。この方法で形成されたＰ
＋多結晶シリコンソース・ドレーンＯＱはアルミニウム
電極およびチャンネルとも良好なオーム性接触すること
が確−された。ｊ１４図（ｄ）は、ソース・ドレーン電
極を形成する工程であり、第４図１８）は、ソース・ド
レーン、ゲート電極面を蒸着アルミニウムで形成した状
態を示す。
電気的−こ活性化する工程であり、本発明の１！素であ
る。施す熱処理は、５００℃、１時間であり、第２図体
）より予想されるＰ＋多績晶シリコン領域のシート抵抗
１［はｌＫｎ／口程度である。この方法で形成されたＰ
＋多結晶シリコンソース・ドレーンＯＱはアルミニウム
電極およびチャンネルとも良好なオーム性接触すること
が確−された。ｊ１４図（ｄ）は、ソース・ドレーン電
極を形成する工程であり、第４図１８）は、ソース・ド
レーン、ゲート電極面を蒸着アルミニウムで形成した状
態を示す。
第５図は、第４図の実施例によるＰ−チャンネルエンハ
ンスメントｍＭＯ８１３Ｔの特性例である。
ンスメントｍＭＯ８１３Ｔの特性例である。
チャンネル幅（ロ）とチャンネル長（Ｌ）の比（ｗ／Ｌ
）は１０であり、ｌ！Ｉｗｉ電圧はおよそ１５ｖの完
全なｐ−ｃｈＥ−ＭＯ８ＦＥＴ特作であ６０ 同様にｎ−チャンネル型ＭＯ８ＦＥＴソース・ドレーン
領域の形成も本発明より可能になる。
）は１０であり、ｌ！Ｉｗｉ電圧はおよそ１５ｖの完
全なｐ−ｃｈＥ−ＭＯ８ＦＥＴ特作であ６０ 同様にｎ−チャンネル型ＭＯ８ＦＥＴソース・ドレーン
領域の形成も本発明より可能になる。
本発明を用いれば、５００℃という低温度で、任意の電
気的特性を持つ、ｎ形、Ｐ形多結晶シリコン層が形成出
来、従来、不可能とされていた低温プロセスによるｎ＋
、Ｐ＋層を持つＭＯ８Ｆｌ！ｔＴ作製が可能になった。
気的特性を持つ、ｎ形、Ｐ形多結晶シリコン層が形成出
来、従来、不可能とされていた低温プロセスによるｎ＋
、Ｐ＋層を持つＭＯ８Ｆｌ！ｔＴ作製が可能になった。
更に、本発明の実施例として、多結晶シリコン層を用い
た半導体メモリ素子の高抵抗負荷形成がある。抵抗値制
御は、不純物のイオン注入法により行なわれるが、特性
安定化のために高温（−１０００”Ｏ）熱も埋される。
た半導体メモリ素子の高抵抗負荷形成がある。抵抗値制
御は、不純物のイオン注入法により行なわれるが、特性
安定化のために高温（−１０００”Ｏ）熱も埋される。
ところが、この水子に用いた多結晶シリコン層の少なく
とも一喝は、低抵抗のシリコンあるいは多結晶シリコン
と接続されており、そこに添加されている高濃度不純物
が熱処理中に高抵抗用多結晶シリコン層に再拡散し、所
定の抵抗値を持つ多結晶シリコン層が形成出来なくなる
。
とも一喝は、低抵抗のシリコンあるいは多結晶シリコン
と接続されており、そこに添加されている高濃度不純物
が熱処理中に高抵抗用多結晶シリコン層に再拡散し、所
定の抵抗値を持つ多結晶シリコン層が形成出来なくなる
。
このような不部会に対して、本発明は極めて有効であり
、高抵抗負荷をイオン注入と５００℃以下での低温熱逃
場によって形成するもので、高濃度不純物が高抵抗用多
結晶シリコン層中に拡散することが無く、所定の抵抗値
を持つ負荷が形成出来る。
、高抵抗負荷をイオン注入と５００℃以下での低温熱逃
場によって形成するもので、高濃度不純物が高抵抗用多
結晶シリコン層中に拡散することが無く、所定の抵抗値
を持つ負荷が形成出来る。
第１図は断面図、′ａ２図（ａ） （ｂ）及び第３図は
特性図、第４図（ＩＩ）〜（ｅ）は、本発明の形成方法
を説明する断面図、１１に５図は本発明を応用したＭＯ
ＳＦＥＴのＰ−チャンネルエンハンスメント動作の特性
図である。 図に於いて ２．１２・・・多結晶シリコン層、３．１３・・・二酸
化硅累膜４ 、１５ ・・・不純物イオンビーム、ｔｓ
、−Ｐ” 、 ｎ＋領斌１７・・・ソース・ドレーン
、ケート電極。 代理人弁理士 則近憲佑 他１名 第３図 処処理時間 第４図
特性図、第４図（ＩＩ）〜（ｅ）は、本発明の形成方法
を説明する断面図、１１に５図は本発明を応用したＭＯ
ＳＦＥＴのＰ−チャンネルエンハンスメント動作の特性
図である。 図に於いて ２．１２・・・多結晶シリコン層、３．１３・・・二酸
化硅累膜４ 、１５ ・・・不純物イオンビーム、ｔｓ
、−Ｐ” 、 ｎ＋領斌１７・・・ソース・ドレーン
、ケート電極。 代理人弁理士 則近憲佑 他１名 第３図 処処理時間 第４図
Claims (3)
- （１） 熱酸化膜あるいは多結晶の基板上に多結晶シ
リコン膜が形成され、この膜の電気的特性制御を不純物
のイオン注入右よびその後の熱処理を５００℃以下の温
度で行なうことを特徴とする半導体装置の形成方法。 - （２）ｎ形多結晶シリコン膜の形成および電気的特性を
制御するため、硼素を多結晶シリコン中にイオン注入し
、しかる後に４００ ’０〜ｓｏｏ ’ｃ、１時間以上
の熱処理を行なうことを特徴とする特許 成方法。 - （３）Ｐ形多結晶シリコン膜の形成および電気的特性を
制御するため、隣を多結晶シリコン中にイオン注入し、
しかる後に４５０℃〜ＳＯＯ℃、１０時間以上の熱処理
上行なうことを特徴とするＷＭ記特許請求の範ｓｊ１１
１項記載の半導体装置の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375981A JPS5856348A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375981A JPS5856348A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856348A true JPS5856348A (ja) | 1983-04-04 |
Family
ID=15569504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15375981A Pending JPS5856348A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275363A (ja) * | 1988-09-09 | 1990-03-15 | Toyo Seikan Kaisha Ltd | 分布制御式スプレーノズル並びに該スプレーノズルを用いたスプレー装置 |
| JPH0665575U (ja) * | 1993-02-23 | 1994-09-16 | 雄市 垂木 | 走行開閉式のテント |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214381A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Mis-type semiconductor device |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
-
1981
- 1981-09-30 JP JP15375981A patent/JPS5856348A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214381A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Mis-type semiconductor device |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275363A (ja) * | 1988-09-09 | 1990-03-15 | Toyo Seikan Kaisha Ltd | 分布制御式スプレーノズル並びに該スプレーノズルを用いたスプレー装置 |
| JPH0570504B2 (ja) * | 1988-09-09 | 1993-10-05 | Toyo Seikan Kaisha Ltd | |
| JPH0665575U (ja) * | 1993-02-23 | 1994-09-16 | 雄市 垂木 | 走行開閉式のテント |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119440A (en) | Method of making ion implanted zener diode | |
| US4330343A (en) | Refractory passivated ion-implanted GaAs ohmic contacts | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| US5169796A (en) | Process for fabricating self-aligned metal gate field effect transistors | |
| JPH0224023B2 (ja) | ||
| US4263605A (en) | Ion-implanted, improved ohmic contacts for GaAs semiconductor devices | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| KR0147870B1 (ko) | 반도체 소자의 콘택 전도층 형성방법 | |
| US3876472A (en) | Method of achieving semiconductor substrates having similar surface resistivity | |
| JPH04215424A (ja) | 金属半導体オーム接触接点形成処理方法 | |
| JPS5856348A (ja) | 半導体装置の形成方法 | |
| JPS5837967A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPS6241429B2 (ja) | ||
| KR950002185B1 (ko) | 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 | |
| JPS59108354A (ja) | 半導体装置の製造方法 | |
| JPS59114868A (ja) | 半導体装置の製造方法 | |
| JPH0795532B2 (ja) | 不純物導入方法 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPS6298780A (ja) | 自己整列したＧａＡｓデジタル集積回路の製造方法 | |
| JPH0423428B2 (ja) |