JPS5856345A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5856345A JPS5856345A JP15361381A JP15361381A JPS5856345A JP S5856345 A JPS5856345 A JP S5856345A JP 15361381 A JP15361381 A JP 15361381A JP 15361381 A JP15361381 A JP 15361381A JP S5856345 A JPS5856345 A JP S5856345A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- adhesion
- semiconductor substrate
- layers
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体基体とそれを支持する電極とがろう材
によって接着される半導体装置の製造方法に関するもの
である。
によって接着される半導体装置の製造方法に関するもの
である。
一般に、半導体基体は通電、補強などのために熱膨張係
数の近いＷ、ＭＯあるいはＣＵマ） ＩＪクス中にＣ繊
維を埋設したＣＵ−Ｃ複合体等と接着して用いられる。
数の近いＷ、ＭＯあるいはＣＵマ） ＩＪクス中にＣ繊
維を埋設したＣＵ−Ｃ複合体等と接着して用いられる。
この半導体基体には２つの型がある。１つは基体の端面
をサンドカットによってベベル角をつけて、ＰＮ接合の
表面電界を調整するものであシ、もう１つは、半導体基
体の円周上にグループ（溝）を堀り、ガラスを焼付けて
ＰＮ接合の表面電界を調整するものである。前者のもの
を支持電極と接着する場合にはＡｔろうが多用される。
をサンドカットによってベベル角をつけて、ＰＮ接合の
表面電界を調整するものであシ、もう１つは、半導体基
体の円周上にグループ（溝）を堀り、ガラスを焼付けて
ＰＮ接合の表面電界を調整するものである。前者のもの
を支持電極と接着する場合にはＡｔろうが多用される。
これは電気および熱伝導性が優れること、オーミックコ
ンタクトがとれること、比較的安価で作業性がよいこと
、さらには耐食性がよいことによるものである。一方、
後者のガラスを焼付けた半導体基体を支持電極と接着す
る場合にはｐｂＡ ｇ −ｆ３ ｎろうが用いられる。
ンタクトがとれること、比較的安価で作業性がよいこと
、さらには耐食性がよいことによるものである。一方、
後者のガラスを焼付けた半導体基体を支持電極と接着す
る場合にはｐｂＡ ｇ −ｆ３ ｎろうが用いられる。
これは、焼付けられたガラスの変質、劣化を防ぐために
低温で接着可能なろう材に限定されるためである。しか
し、この場合の欠点はろう材のクリープ強度が低い、さ
らには、半導体基体側の接着性およびオーミックジンタ
クトの点でｃｒ−Ｎｒ−Ａｇ等の多層蒸着膜を設けなけ
ればならないことである。
低温で接着可能なろう材に限定されるためである。しか
し、この場合の欠点はろう材のクリープ強度が低い、さ
らには、半導体基体側の接着性およびオーミックジンタ
クトの点でｃｒ−Ｎｒ−Ａｇ等の多層蒸着膜を設けなけ
ればならないことである。
従って、後者のガラスを焼付けたグラシベーション型の
半導体基体の接着にはＡｔろうとｐｂ−Ａｇ−８ｎろう
との良好な性質を兼ね備えたろう材が望ま扛ていた。
半導体基体の接着にはＡｔろうとｐｂ−Ａｇ−８ｎろう
との良好な性質を兼ね備えたろう材が望ま扛ていた。
そこで、検討を進めているうち、ｋｔとＣｕとを組合せ
たろう付けが目的に合致していることがわかった。即ち
、Ｃｕが３２原子パ一セント未満であるＡｔとＣｕおよ
びＡｔとＳｉとＣｕのうち一種のろう材（Ｃｕが３２原
子パ一セント以上になるとろう材自体がＡｔとＣｕの硬
くてもろい化合物となり不都合）で接着するもので、こ
の場合半導体基体のグループに焼付けられたガラスを変
質、劣化させることなく低質（５３０ｔ：’以上）で接
着可能である。このろう材の組合せで接着すれば、従来
のＡｔろうの接着温度である７２０〜７４０Ｃより２０
０Ｃ程度低く接着できると共に、半導体基体側への多層
膜は不要である。しかし−このろう材をグラシベーショ
ン型の半導体基体に適用するためには、次のような問題
が残される。
たろう付けが目的に合致していることがわかった。即ち
、Ｃｕが３２原子パ一セント未満であるＡｔとＣｕおよ
びＡｔとＳｉとＣｕのうち一種のろう材（Ｃｕが３２原
子パ一セント以上になるとろう材自体がＡｔとＣｕの硬
くてもろい化合物となり不都合）で接着するもので、こ
の場合半導体基体のグループに焼付けられたガラスを変
質、劣化させることなく低質（５３０ｔ：’以上）で接
着可能である。このろう材の組合せで接着すれば、従来
のＡｔろうの接着温度である７２０〜７４０Ｃより２０
０Ｃ程度低く接着できると共に、半導体基体側への多層
膜は不要である。しかし−このろう材をグラシベーショ
ン型の半導体基体に適用するためには、次のような問題
が残される。
つまり、半導体基体の一生表面に複数のＰＮ接合面があ
る場合、電−となるＡｔをパターン状に蒸着するが、パ
ターン形成にはリフトオフ方式（Ａ／、蒸着を必要とす
る部分以外をフオ、トレジストによってマスキングを施
こし％Ａｔ蒸着完了後に取除く方式）をとるため、Ａｔ
を厚くすることが出来ない。ｋｌを厚くすることでリフ
トオフ作業が不可能となる。Ａｔの厚さとしては、過去
の実績から５〜６μｍ以下がリフトオフ可能な厚さであ
る。接着ろうとしては、電極のそり、あるいは半導体基
体のそりを考えると１５μｍ前後必要である。
る場合、電−となるＡｔをパターン状に蒸着するが、パ
ターン形成にはリフトオフ方式（Ａ／、蒸着を必要とす
る部分以外をフオ、トレジストによってマスキングを施
こし％Ａｔ蒸着完了後に取除く方式）をとるため、Ａｔ
を厚くすることが出来ない。ｋｌを厚くすることでリフ
トオフ作業が不可能となる。Ａｔの厚さとしては、過去
の実績から５〜６μｍ以下がリフトオフ可能な厚さであ
る。接着ろうとしては、電極のそり、あるいは半導体基
体のそりを考えると１５μｍ前後必要である。
以上のことから、ＡｔとＣｕとの組合せで接着ろうのＣ
ｕが３２原子パ一セント未満となるようにするためには
、リフトオフ可能なＡ／、以外にＡｔが必要となる。そ
こで本発明は、支持電極側からＡｔを補給してやること
でグラシベーション型半導体基体と支持電極との接着を
可能にしたものである。
ｕが３２原子パ一セント未満となるようにするためには
、リフトオフ可能なＡ／、以外にＡｔが必要となる。そ
こで本発明は、支持電極側からＡｔを補給してやること
でグラシベーション型半導体基体と支持電極との接着を
可能にしたものである。
以下、本発明を実施例により具体的に説明する。
実施例１
第１図は、本発明を用いて接着したグラシベーション型
サイリスタである。Ｓｉ半導体基体３は下側主表面から
上側主表面に向って順次隣接するＰ８層３ｄ、ｎ！１層
３Ｃ，Ｐａ層３ｂオ！ヒｎｚ層３ａを有し、全層３ａ〜
３ｄが上側主表面に露出してい右。ＰＫ層３ｄはアノー
ド電極５とＡｔ−Ｃｕろう４で接着され、ｎｇ層３ａは
カソード電極１と本発明になる製造方法で接着されてい
る。
サイリスタである。Ｓｉ半導体基体３は下側主表面から
上側主表面に向って順次隣接するＰ８層３ｄ、ｎ！１層
３Ｃ，Ｐａ層３ｂオ！ヒｎｚ層３ａを有し、全層３ａ〜
３ｄが上側主表面に露出してい右。ＰＫ層３ｄはアノー
ド電極５とＡｔ−Ｃｕろう４で接着され、ｎｇ層３ａは
カソード電極１と本発明になる製造方法で接着されてい
る。
つま、す、電子ビーム蒸着によって、リフトオフ可能な
Ａｔ５μｍをｎ１層上に設け、カソード電極１上にＡｔ
を８μｍおよびＣｕを２μｍ順次設けたものとを重ね合
せ、５４０ＣＸ３０分のＮ２雰囲気中でのろう付は熱処
理を行遣った。荷重は５０ｇ／ｃｒｎ’程度をかけた。
Ａｔ５μｍをｎ１層上に設け、カソード電極１上にＡｔ
を８μｍおよびＣｕを２μｍ順次設けたものとを重ね合
せ、５４０ＣＸ３０分のＮ２雰囲気中でのろう付は熱処
理を行遣った。荷重は５０ｇ／ｃｒｎ’程度をかけた。
ここで１電極側への蒸着順序をＣｕ、Ａｔとすると、接
着面がＡ／＝対Ａｔの界面となるため、接着可能な温度
が５６０Ｃ以上となる。第１図で上側主表面溝９に焼付
けら扛たガラス８の軟化点は約５５０Ｃであるから、ろ
う付は温度としてはガラスの軟化点以下の温度で行なう
ことが望ましい。従って、電極側から補給するＡ／、は
第１層目であり、Ｃｕが第２層目であることが良い。、
なお、ＰＥ層３ｄとアノード電極５とのろう材の配置は
％ ＰＩ層３ｄ上に１３μｍのＡｔ膜、アノード電極５
上に２μｍのＣｕ膜であり、アノード側およびカソード
側を同一マウントしたものである。また、第１図の上部
主表面は、表面保護のためにｓ ｒ ｏ２膜６が設けら
れ、さらにゲート電極膜のＡｔ層７が設けられている。
着面がＡ／＝対Ａｔの界面となるため、接着可能な温度
が５６０Ｃ以上となる。第１図で上側主表面溝９に焼付
けら扛たガラス８の軟化点は約５５０Ｃであるから、ろ
う付は温度としてはガラスの軟化点以下の温度で行なう
ことが望ましい。従って、電極側から補給するＡ／、は
第１層目であり、Ｃｕが第２層目であることが良い。、
なお、ＰＥ層３ｄとアノード電極５とのろう材の配置は
％ ＰＩ層３ｄ上に１３μｍのＡｔ膜、アノード電極５
上に２μｍのＣｕ膜であり、アノード側およびカソード
側を同一マウントしたものである。また、第１図の上部
主表面は、表面保護のためにｓ ｒ ｏ２膜６が設けら
れ、さらにゲート電極膜のＡｔ層７が設けられている。
本発明を適用したカソード側の接着と従来のＡｌ−Ｃｕ
接着を行なったアノード側の接゛着とは断面組織からは
大差なく、良好な接着層となっていた。本発明が有効が
否かを判定するために、カソード電極上にＡｔを補給し
ないで、Ｃｕ膜のみを設け、ｎＥ層３ａ上のＡｔ膜が５
μｍのものとを重ね合せてろう付は熱処理を行なったが
、局部的に接着はしていたがろう材不足による接着不良
が生じた。接着不良は、半導体素子の熱抵抗の増大、耐
加圧力の低下をまねくので好ましくないことは言うまで
もない− 以上述べたようにＡｔを電極側から補給してやることで
、低温で接着できるＡｔ−Ｃｕ接着をグラシベーション
型の半導体基体と電極との接着に適用可能であることが
明らかとなった。勿論、半導体基体がグラシベーション
型でなく、リフトオフ法を採用しないものであっても、
本発明は適用可能である。なお、変形例としては、電極
側から補給するＡｔとＣｕとの配置＠Ｃｕ−Ａｔ−Ｃｕ
の３層構造にして、接着することも考えられる。
接着を行なったアノード側の接゛着とは断面組織からは
大差なく、良好な接着層となっていた。本発明が有効が
否かを判定するために、カソード電極上にＡｔを補給し
ないで、Ｃｕ膜のみを設け、ｎＥ層３ａ上のＡｔ膜が５
μｍのものとを重ね合せてろう付は熱処理を行なったが
、局部的に接着はしていたがろう材不足による接着不良
が生じた。接着不良は、半導体素子の熱抵抗の増大、耐
加圧力の低下をまねくので好ましくないことは言うまで
もない− 以上述べたようにＡｔを電極側から補給してやることで
、低温で接着できるＡｔ−Ｃｕ接着をグラシベーション
型の半導体基体と電極との接着に適用可能であることが
明らかとなった。勿論、半導体基体がグラシベーション
型でなく、リフトオフ法を採用しないものであっても、
本発明は適用可能である。なお、変形例としては、電極
側から補給するＡｔとＣｕとの配置＠Ｃｕ−Ａｔ−Ｃｕ
の３層構造にして、接着することも考えられる。
また、Ａ４０代わりに、ｈｔ−ｓｉ合金を蒸着して接着
すれば、ろう材の融点が下がるため有効である。
すれば、ろう材の融点が下がるため有効である。
第１図は本発明の一実施例を示すものであり、グラシベ
ーションサイリスタの断面図である。
ーションサイリスタの断面図である。
Claims (1)
- １、半導体基体とそれを支持する電極とをＡｔ−Ｃｕろ
う材により接着する半導体装置の製造方法において、前
記半導体基体側にＡＡ％前記電極側に該電極側から順次
Ａ／、とＣｕの２層を接着ろうのＣｕが３２原子パ一セ
ント未満となるように前記１ｔと前記Ｃｕとの膜厚を調
整して設けてろう付けすることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15361381A JPS5856345A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15361381A JPS5856345A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856345A true JPS5856345A (ja) | 1983-04-04 |
| JPS6332253B2 JPS6332253B2 (ja) | 1988-06-29 |
Family
ID=15566308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15361381A Granted JPS5856345A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318236A (ja) * | 1988-06-17 | 1989-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
-
1981
- 1981-09-30 JP JP15361381A patent/JPS5856345A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318236A (ja) * | 1988-06-17 | 1989-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6332253B2 (ja) | 1988-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772935A (en) | Die bonding process | |
| EP0070435B1 (en) | Semiconductor device comprising a semiconductor substrate bonded to a mounting means | |
| US4482912A (en) | Stacked structure having matrix-fibered composite layers and a metal layer | |
| US3107756A (en) | Metalized ceramic members | |
| US4451972A (en) | Method of making electronic chip with metalized back including a surface stratum of solder | |
| US4321617A (en) | System for soldering a semiconductor laser to a metal base | |
| US6147403A (en) | Semiconductor body with metallizing on the back side | |
| JPS60177635A (ja) | 良熱伝導性基板の製造方法 | |
| JPH03216909A (ja) | 補強された直接結合銅構造体 | |
| JPS5846059B2 (ja) | 半導体装置 | |
| US11538673B2 (en) | Sputtering target-backing plate assembly | |
| JPS5856345A (ja) | 半導体装置の製造方法 | |
| EP0922682A1 (en) | Method of forming a joint between a ceramic substrate and a metal component | |
| JPH04278983A (ja) | 表示パネルの封止方法 | |
| US4863090A (en) | Room temperature attachment method employing a mercury-gold amalgam | |
| US4921158A (en) | Brazing material | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPH05345969A (ja) | 半田付け性及びめっき密着性に優れたＡｌ系合金金属材 | |
| JPH03781B2 (ja) | ||
| JP2004327737A (ja) | 複合基板及びその製造方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| KR820002038B1 (ko) | 오우믹 전극의 형성방법 | |
| JPS61156825A (ja) | 半導体装置 |