JPS5856040A - Data processor - Google Patents

Data processor

Info

Publication number
JPS5856040A
JPS5856040A JP56154351A JP15435181A JPS5856040A JP S5856040 A JPS5856040 A JP S5856040A JP 56154351 A JP56154351 A JP 56154351A JP 15435181 A JP15435181 A JP 15435181A JP S5856040 A JPS5856040 A JP S5856040A
Authority
JP
Japan
Prior art keywords
data
circuit
data form
instruction
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56154351A
Other languages
Japanese (ja)
Inventor
Hiromasa Tanabe
田辺 皓正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56154351A priority Critical patent/JPS5856040A/en
Publication of JPS5856040A publication Critical patent/JPS5856040A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30192Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To reduce a program area by providing in a data processor a means for storing coded data a means for arithmetic processing which corresponds to a data form according to its storage contents. CONSTITUTION:When a data form setting instruction is executed, a data form specified in the instruction is coded and outputted to an internal data bus 1 and at the same time, a write control signal 3 to a code storage circuit 2 is generated to fetch coded data form information on the bus into the code storage circuit 2. The information written in the circuit 2 is held until the data form setting instruction is executed, and then supplied, as it is, to an instruction execution control circuit 4. According to the data form information, this circuit 4 performs arithmetic processing which corresponds to a data form specified by an arithmetic processing circuit 5. Consequently, the instruction system of the data processor is made simple and regular, and simular processing parts in a program are made common to reduce the capacity of a program memory.

Description

【発明の詳細な説明】 本発明はデータ形式の指定を命令コード中に含まない命
令体系を有するデータ処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data processing device having an instruction system that does not include data format designation in the instruction code.

一般に情報処理装置として定義される臂イクロコンピュ
ータを含めたディジタル計算機は2進数を基本とするデ
ータ表現形式を採用しているが、計算機の用途によりM
k適なデータ形式は多様である0例えば安価な卓上型計
算機では入力された10進数を2進数に変換せずにその
ままの形式で処理する方が効率的であり、また科学技術
計算等で高精闇のデータを堆扱う計算機では浮動小数点
形式のデータが主として扱われる。さらに10進数を処
理する場合にもlO進データを記憶するメモリの使用効
率を考慮すると4ビツト毎[1桁分の数値を格納するP
acked BCD(Binary Coded De
 −c ima l = 2進化lO進数)形式が有利
であり、−万プログラミングの容易さから言えばキーボ
ード等の入力装置から入力されたデータをそのit直接
処理する方が便利で、 ASCII(American
 St −andard Code for Info
rmaNon Interchan −ge)形式のよ
うに7または8ビ、ト毎に1桁の数値を格納する方法が
とられる。
Digital computers, including arm microcomputers, which are generally defined as information processing devices, use a data representation format based on binary numbers, but depending on the purpose of the computer, M
There are various data formats that are suitable for use in scientific and technical calculations. Computers that handle virtual data mainly handle data in floating point format. Furthermore, when processing decimal numbers, considering the efficiency of memory usage for storing lO-decimal data, it is necessary to
acked BCD (Binary Coded De
-cima l = binary coded lO base) format is advantageous, and from the viewpoint of ease of programming, it is more convenient to directly process data input from an input device such as a keyboard, and the ASCII (American
St-andard Code for Info
A method is used in which a one-digit numerical value is stored for every 7 or 8 bits, such as in the rmaNon Interchan-ge) format.

一般にディジタル計算機が処理するデータの形式として
は、ビ、ト、符号なし2進数、PackedBCD、U
npacked BCD、キa、5りfi、浮動小数点
などが挙げられる。
Generally, the formats of data processed by digital computers include bit, bit, unsigned binary, PackedBCD, and U.
Examples include npacked BCD, key a, 5-fi, floating point, etc.

この様に多様なデータ形式を1つの計算機で扱かう場合
に扛それらのデータに対する演算等の処理はデータ形式
毎に専用の命令を用意して対処するのが一般的であった
When such a variety of data formats are handled by a single computer, it has been common practice to prepare dedicated instructions for each data format for operations such as operations on the data.

しかしこの場合には計算機が提供する命令の種類が多く
なりプログラム作成時にそれらの命令を使い分ける必要
があった。例えばあるマイクロプロセッサを例にとると
、加算処理の種類として8ビット2進数、16ビツト2
進数の加算命令、およびPacked BCD 形式用
の加算補正命令、 Un −packed BCD形式
用の加算補正命令を用意している。またある汎用大型計
算機の場合圧は加算命令の種類として2進数加算、論理
加算、10進加算、浮動小数点加算などの命令を備えて
いる。さらに減算1乗算、除算等の命令についても同様
の種類を備えている。
However, in this case, the number of types of instructions provided by the computer increases, and it is necessary to use these instructions appropriately when creating a program. For example, taking a microprocessor as an example, the types of addition processing are 8-bit binary numbers, 16-bit binary numbers,
A base number addition instruction, an addition correction instruction for the Packed BCD format, and an addition correction instruction for the Un-packed BCD format are provided. In addition, some general-purpose large-scale computers are equipped with instructions such as binary addition, logical addition, decimal addition, and floating point addition as types of addition instructions. Furthermore, similar types of instructions such as subtraction, multiplication, and division are provided.

この様に多種の演算命令を持つ事はプログラマが命令を
理解し記憶する上で障害となる上に、計算機のアーキテ
クチャを設計する側から見れば機械語コードを個々の命
令に割当てる際にビット数の制限からコード体系が整然
としたものになpsい原因となった。
Having such a wide variety of arithmetic instructions poses an obstacle for programmers to understand and memorize instructions, and from the perspective of computer architecture designers, it is difficult to allocate machine language code to individual instructions by the number of bits. This limitation caused the code system to become unorganized.

この問題を解決する一つの方法として処理の操作対象と
なるデータ自身にそのデータがどの形式かを表現するた
めの属性フィールドを設けて命令のコード中には操作す
るデータの形式に関する情報を一切含まない方法がある
One way to solve this problem is to create an attribute field in the data itself to express the format of the data, so that the instruction code does not contain any information about the format of the data to be manipulated. There is no way.

この場合には確かに一つの処理(例えば転送。In this case there is certainly one process (e.g. transfer).

加算、減算9乗算、除算、比較など)に対しては各々1
種類の命令(この様な命令はジェネリ、り命令と呼ばれ
る。)を備えるだけで良いが、演算の都度データに付随
した属性フィールドを調べて処理しなければならない為
処理速度が遅くなると共に、データ記憶に、要するメモ
リ量が増加してしまう欠点があった。
1 each for addition, subtraction, 9 multiplication, division, comparison, etc.)
All you need to do is to provide different types of instructions (such instructions are called generic instructions), but since you have to check and process the attribute field attached to the data each time you perform an operation, the processing speed becomes slower and the data There was a drawback that the amount of memory required for storage increased.

本発明は上記の不都合な点に鑑みてなされたもので、複
数種のデータ形式を操作対象とする計算機において各デ
ータ形式に応じた命令を個々に用意することなく各処理
の基本となる命令のみで複数種のデータ形式のいずれも
操作できる様にしてプログラミングを用意にし、かつ結
果的に各種データ形式毎の処理ルーチンを共通化するこ
とによってプログラムメモリ領域を減少することができ
る汎用性のあるデータ処理装置を提供することを目的と
する。
The present invention has been made in view of the above-mentioned disadvantages.In a computer that operates on multiple types of data formats, only the basic instructions for each process can be used without preparing instructions for each data format individually. General-purpose data that allows you to operate any of multiple data formats, simplifying programming, and reducing the program memory area by standardizing processing routines for each data format. The purpose is to provide processing equipment.

上記目的を達成する為1本発明のデータ処理装置はプロ
グラム処理中に操作するデータの形式をコード化して記
憶する記憶回路と、この記憶回路にデータ形式をコード
化して書込む手段と、前記記憶回路に保持された情報に
より指定されたデータ形式に応じた処理を行なう処理回
路とを有する。
In order to achieve the above objects, the data processing device of the present invention includes: a memory circuit for encoding and storing the format of data to be manipulated during program processing; a means for encoding and writing the data format into the memory circuit; and a processing circuit that performs processing according to a data format specified by information held in the circuit.

以下図面を参照して本発明の一実施例を詳細に説明する
An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図は本実施例におけるデータ処理装置の要部を示す
回路プロ、り図である。
FIG. 1 is a circuit diagram showing the main parts of the data processing apparatus in this embodiment.

第1図において内部データバスlに接続された複数ピッ
ト構成のコード記憶回路2には操作対象となるデータ形
式の種類がコード化されて記憶される。このコード記憶
回路2に対するコード情報の書込みは、データ処理装置
が例えばROM(ReadOnly Memory)等
のプログラム格納領域に保有しているデータ形式設定命
令で可能なものである。
In FIG. 1, a code storage circuit 2 having a plurality of pits connected to an internal data bus 1 stores the type of data format to be operated as a code. The code information can be written into the code storage circuit 2 using a data format setting command held in a program storage area such as a ROM (Read Only Memory) by the data processing device.

このデータ形式設定命令が実行されると命令中に指定さ
れたデータ形式がコード化さnて内部データバス1に出
力されると同時に、コード記憶回路2に対する書込制御
信号3が発生さn、内部データバスl上のコード化され
たデータ形式情報がコード6己憶回路2に取込ま扛る。
When this data format setting command is executed, the data format specified in the command is encoded and output to the internal data bus 1, and at the same time, a write control signal 3 to the code storage circuit 2 is generated. Coded data format information on the internal data bus l is taken into the code 6 self-storage circuit 2.

コード記憶回路2に書込まれたデータ形式情報は、再び
データ形式設定命令を実行するまで保持され、そのまま
命令実行制御回路4に供給さ牡る。
The data format information written in the code storage circuit 2 is held until the data format setting command is executed again, and is supplied as is to the instruction execution control circuit 4.

この命令実行制御回路4ではデータ形式情報に従って演
算処理回路5が指定されたデータ形式に対応した演算処
理を行なう様に制御する。
The instruction execution control circuit 4 controls the arithmetic processing circuit 5 to perform arithmetic processing corresponding to the specified data format according to the data format information.

例えば演算処理(ロ)路5が16ビツト幅のデータを処
理する能力を有する演算回路の場合、指定されたデ−タ
形式毎符号付きの16ピツト2進数であれば通常の2の
補数表現による2進数演算を行なう様に制御し、 Pa
cked BCD形式が指定された時は2進数演算後に
演算処理回路5に含まれた4ビ、ト毎のlO進補正回路
が働く様に命令実行制御回路4から制御さ扛る。さらに
複雑な例として32ビット浮動小数点形式が指定された
場合には、命令実行制御回路4の中に含まれる固定化さ
れた浮動小数点処理用マイクロプログラムにより演算処
理回路5の動作が制御され、浮動小数点データの指数部
、仮数部、符号の処理等が16ビ、。
For example, if the arithmetic processing circuit 5 is an arithmetic circuit capable of processing data with a width of 16 bits, if the specified data format is a signed 16-bit binary number, it will be expressed as a normal two's complement number. Control to perform binary operation, Pa
When the cked BCD format is specified, the instruction execution control circuit 4 controls the 1O base correction circuit for every 4 bits included in the arithmetic processing circuit 5 after the binary number operation. As a more complicated example, when a 32-bit floating point format is specified, the operation of the arithmetic processing circuit 5 is controlled by a fixed floating point processing microprogram included in the instruction execution control circuit 4, and the floating point format is Processing of exponent part, mantissa part, sign, etc. of decimal point data is 16-bit.

ト演算回路で行なわれ最終的に32ビ、トの演算結果を
得る。
Finally, a 32-bit operation result is obtained.

第2図はコード記憶回路2にコード化されて格納される
データ形式の一例を示すものである。この場合データ形
式の種類は16種以下なのでコード記憶回路2は4ビ、
トの構成で充分である。
FIG. 2 shows an example of the data format encoded and stored in the code storage circuit 2. As shown in FIG. In this case, the number of data formats is 16 or less, so the code storage circuit 2 is 4 bits,
This configuration is sufficient.

この様に本実施例によnはデータ処理装置内にデータ形
式を区別するためにコード化されたデータを記憶する手
段と、その記憶内容に従ってデータ形式に応じた演算処
理を行なう手段を設けることにより命令の種類を増加さ
せずに済む為、データ処理装置の命令体系を簡素で整然
とした形式に近付けることができる。こnは結果的にプ
ロゲラ□ミングを容易なものにすると共に命令自体がデ
ータ形式とは独立した汎用性のあるものになるため従来
データ形式毎に用意していたプログラムの中で類似する
処理の部分を共通化してプログラムメモリ量の減少をは
かる事にも効果がある。
In this way, according to this embodiment, the data processing device is provided with means for storing coded data for distinguishing data formats, and means for performing arithmetic processing according to the data format according to the stored contents. Since there is no need to increase the number of types of instructions, the instruction system of the data processing device can be approximated to a simple and orderly format. As a result, programming becomes easier, and the instructions themselves become more versatile, independent of the data format, making it easier to perform similar processing in programs that were previously prepared for each data format. It is also effective to reduce the amount of program memory by sharing parts.

本実施例の応用として一例を提示するならば。Let me present an example as an application of this embodiment.

例えばある応用プログラムの中で2種類以上のデータ形
式について類似の処理を行なうサブプログラムが含まれ
る場合に、一般の計算機ではデータ形式が異なると同じ
演算処理であっても個別の命令を使用するためサブプロ
グラムの共通化は容易ではないが2本発明のデータ処理
装置を応用した計算機では演算命令等はデータの形式と
は無関係に表現できるため類似したサブプログラムの共
通化は比較的容易に実現できる。
For example, if an application program includes subprograms that perform similar processing on two or more types of data formats, general computers use different instructions even for the same arithmetic processing when the data formats are different. Although it is not easy to share subprograms, it is relatively easy to share similar subprograms because arithmetic instructions, etc. can be expressed independently of the data format in a computer using the data processing device of the present invention. .

この共通化されたサブプログラム(以下サブルーチンと
いう)に実行が移る直前で第1図におけるコードd己憶
回路2にデータ形式をコード化した値を設定する命令を
実行すればその直後からデータ処理装置が操作対象とす
るデータ形式が切換り、全く同一のサブルーチンを使い
ながら処理するデータ形式は異種のものを扱うことがで
きる。この場合共通化できるサブプログラムの量が多い
程プログラムメモIJ f域の減少効果は大である。
Immediately after execution of an instruction to set a value that encodes the data format in the code d self-memory circuit 2 in FIG. The data formats to be operated on can be switched, and different data formats can be processed while using the same subroutine. In this case, the larger the amount of subprograms that can be shared, the greater the effect of reducing the program memo IJf area.

冑、第1図においてコード記憶回路2は通常のフリ、プ
フロップ、レジスタ、RAM等、論理情報が6己憶でき
る回路であればよい。又、演算処理回路5で処理さnる
データの基本的データ幅は8゜16.32ビ、トが一般
的と思われるが特にそれらに限定されるものではない。
In FIG. 1, the code storage circuit 2 may be any circuit that can store logic information, such as a normal flip-flop, register, or RAM. Further, the basic data width of the data processed by the arithmetic processing circuit 5 is generally considered to be 8°, 16.32 bits, but is not particularly limited thereto.

さらに操作対象となるデータ形式についても第2図に例
示された形式に限定されるものではない。
Furthermore, the data format to be operated is not limited to the format illustrated in FIG. 2.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のデータ処理装置の一実施例を示す要部
回路ブロック図、第2図はデータ処理装置が処理対象と
するデータ形式の種類を例示した図である。 l・・・・・・内部データバス、2・・・・・・コード
h己憶回路。 3・・・・・・書込み制御信号、4・・・・・・命令実
行制御回路。 第 l 閉
FIG. 1 is a main circuit block diagram showing an embodiment of a data processing device of the present invention, and FIG. 2 is a diagram illustrating types of data formats to be processed by the data processing device. l...Internal data bus, 2...Code h self-storage circuit. 3...Write control signal, 4...Instruction execution control circuit. No. l closed

Claims (1)

【特許請求の範囲】 プログラム処理中に操作するデータの形式をコード化し
て記憶する記憶手段と、該記憶手段に前記データ形式を
コード化して設定する制御手段と。 前記ml記憶手段らの出力情報により前記データ形式に
対応した処理を行なう演算処理手段とを有することを特
徴とするデータ処理装置。
Claims: Storage means for encoding and storing the format of data to be manipulated during program processing; and control means for encoding and setting the data format in the storage means. A data processing device comprising: arithmetic processing means for performing processing corresponding to the data format based on output information from the ml storage means.
JP56154351A 1981-09-29 1981-09-29 Data processor Pending JPS5856040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56154351A JPS5856040A (en) 1981-09-29 1981-09-29 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56154351A JPS5856040A (en) 1981-09-29 1981-09-29 Data processor

Publications (1)

Publication Number Publication Date
JPS5856040A true JPS5856040A (en) 1983-04-02

Family

ID=15582258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56154351A Pending JPS5856040A (en) 1981-09-29 1981-09-29 Data processor

Country Status (1)

Country Link
JP (1) JPS5856040A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184736A (en) * 1984-08-14 1986-04-30 テ アール テ テレコミュニカシオン ラジオエレクトリック エ テレホニク Processor for data processing in various modes
JPS6284333A (en) * 1985-10-08 1987-04-17 Nec Corp Information processing system
JPS6284334A (en) * 1985-10-08 1987-04-17 Nec Corp Information processing system
JPS62160531A (en) * 1986-01-09 1987-07-16 Oki Electric Ind Co Ltd Arithmetic unit of single chip microcomputer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966251A (en) * 1972-09-15 1974-06-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4966251A (en) * 1972-09-15 1974-06-27

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184736A (en) * 1984-08-14 1986-04-30 テ アール テ テレコミュニカシオン ラジオエレクトリック エ テレホニク Processor for data processing in various modes
JPS6284333A (en) * 1985-10-08 1987-04-17 Nec Corp Information processing system
JPS6284334A (en) * 1985-10-08 1987-04-17 Nec Corp Information processing system
JPS62160531A (en) * 1986-01-09 1987-07-16 Oki Electric Ind Co Ltd Arithmetic unit of single chip microcomputer

Similar Documents

Publication Publication Date Title
EP0248436B1 (en) Method of and apparatus for processing data
GB1108800A (en) Improvements in or relating to electronic data processing machines
GB1353951A (en) Data processing system
GB1512619A (en) Data processing apparatus
JP2601960B2 (en) Data processing method and apparatus
US4413326A (en) Floating point division control
JPH0546383A (en) Data processor
US4460970A (en) Digital data processing system using unique techniques for handling the leading digits and the signs of operands in arithmetic operations
US4631672A (en) Arithmetic control apparatus for a pipeline processing system
JPS6124729B2 (en)
US4691282A (en) 16-bit microprocessor system
GB2120426A (en) Operation processing apparatus
JPS5856040A (en) Data processor
JPH034936B2 (en)
US3735364A (en) Data handling system for handling data in compliance with normal and special descriptors
US3737867A (en) Digital computer with accumulator sign bit indexing
Anagnostopoulos et al. Computer architecture and instruction set design
CA1155231A (en) Pipelined digital processor arranged for conditional operation
GB1388593A (en) Output format control for electronic computers
JPS6314275A (en) Scalar data operating system of vector operating processor
JPH03268024A (en) Microprocessor, information processor and graphic display device using it
JP3055558B2 (en) n-bit arithmetic unit
Hansen The logical structure of the RC 4000 computer
JPH0991118A (en) Floating point arithmetic unit
Cluley Microprocessor Registers and their Functions