JPS5854726A - パルス幅変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の直流信号を導入し、この直流イ＃月の大巻さに
対応してパルス幅変調された信号を出力する回路に関す
るものである。

本発明は、特性を＠牲にすることなく、従来回路で必要
とされた高精度でかつ高価な回部部品の点数を半減せし
めたパルス幅変調回路を提供しようとするものである。

第１図は従来のパルス１し変調回路の１構成例を示す図
である。第１図におい°７１’、１１ｄ入力端子を表わ
し測定対象の直流信号が印加される。Ｉｊｌ、Ｒｐ。

鞠は抵抗、Ｅｐ、　ＥＮ←ｊ基準電圧１．ｒ＋１−、　
ｓ２ｖスイッチング素子、Ｃは秋分用のコンデンサ、Ｕ
ｌは増幅器を表わす。５は比較器を表わし、ここでは導
入［７た信号の電圧１ノベルを回路アースと比較すると
ともに測定対象の直流信号の大きさに対応したパルス幅
変調さシ１．だ信号を出力する。５はスイッチ回路を表
わ（，２、スイッチング素子Ｓ　　Ｓ　　を相補的に−
１２ オン・オフさせる信号ＳＧを出力する１、７目、クロッ
クパルス発生器を表わし、第１図の装置の積分周期を一
定にコ／ｌ・ロー４・するだめのクロックパルスを出力
するものである。

抵抗１（ｐとスイッチング素子Ｓ１−と基準電圧当、と
で構成される直列回路と、抵抗ＲＮＪニスイツチング素
子Ｓ２と基準電圧Ｉ・：Ｎとで構成される直列回路とけ
互に並列接続され、この並列回路は増幅器Ｕ□の反転入
力端子と回路アース間に接続される。

以上のように構成された第１図の回路の動作を以下に説
明する。

入力端子１に印加された測定対象の直流信号Ｅ□は抵抗
１道、を介して増幅器Ｕ□へ入力し積分される。

一方、積分周期は、クロックパルス発生器７からの信号
により定められ、その積分−周期の時間をＴとする。コ
ンデンサＣと増幅器Ｕ１とで構成される積分器は、直流
信号Ｅ□による電流Ｅ□／Ｒ□と、基準電圧Ｅｐによる
電流Ｅｐ／Ｒｐと、基準電圧ＥＮによる電流ＥＮ／ＲＮ
とを加算積分するが、第１図の回路においては、積分−
周期において積分器へ流入する前記５つの電流の代数和
がゼロとなるようにスイッチング素子Ｓ１．Ｓ２は制御
されている。積分周期Ｔのうちスイッチング素子Ｓ□が
オンとなっている時間をＴ１、スイッチング素子Ｓ２が
オンとなっている時間を・ｒとすると（１）式が成り立
つ。なお第３図はＴ１とＴ２の関係を示す図である。

（１）式から（２）式が得られる。

（２）式が意味するところ０、パルス＠Ｔ１とＴ２ヲ計
数することより、測定対象のｒＭｆ流信号Ｅを得ると」
。

とができることを表わしているが、しかし電流値時の残
り電圧を表わし、１Ｎ”’Ｉ）であればこのゼロ残りは
無くなり好′ましい。しか１７ゼロ残りがあっても第１
図の回路が用いられる装置において、オー　ト・ゼロ方
式を採用すれば、このゼロ残り電圧の項は、自動的に補
正され測定精度に影響を与えない。

（ＧＡＩＩりとして測定精度に影響を及ぼす。すなわち
、電流ＩＮと１ｐを変動さ止る要因及び抵抗Ｒ１の安定
性が直接測定精度を左右することになる。従って従来の
パルス幅変調回路においては、高精度化を実現するため
に次の項目を満す必要がおる。

（１）　　基準電圧部とＥ、の高安定性（２）　　スイ
ッチング素子Ｓ工と８２のオン抵抗や電極間容量の同一
化と安定性 （３）　　抵抗ＲｐとＲＮの高安定性 （４）抵抗Ｉ（□の高安定性、ガど 本発明は、このように従来回路で必要としだ高精度、高
価格の回路部品を一部使用しガくても従来の回路の性能
を上回ることができる回路を提供せんとするものである
。

第２図は、本発明に係るパルス幅変調回路の１構成例を
示す図である。第２図と第１図の異なる構成箇所は、第
２図においては、スイッチング素子をＳ□のみとし、基
準電圧ＥＮからの電流ＩＮを定常的に増幅器Ｕへ流すよ
うにしている。その他の構成は、第１図と同一であるだ
め第２図の回路構成の説明は省略する。

第２図のパルス幅変調回路の動作を以下に詳述する。第
１図と同様、入力端子１に測定対象の直流信号Ｅ１が印
加される。“止だコンデンサＣと増幅器Ｕ１とで構成さ
れる積分器は、第１図と同様、直流信号Ｅ□による電流
Ｅ１／Ｒ１と、基準電圧Ｅｐによる電流ｉｐと、基準電
圧ＥＮによる電流ＩＮとを加算積分する。そして第１図
と同様、積分−周期において積分器へ流入する前記３つ
の電流の代数和がゼロとなるようにスイッチング素子Ｓ
は制御されていす る。積分−周期の時間をＴ１スイッチング素子Ｓ□が積
分周期Ｔのうちオンとなっている時間をＴ□、残りの時
間をＴ２（Ｔ−Ｔ□＋１・２）とすれば（３）式と（４
）式が成り立つ。

Ｉ Ｔ・（可−翰）＋１１・Ｔ□＝　ｏ　　　　　　　（３
）（３）式、（４）式より（５）式が得られる。

（５）式が意味するところは、（２）式の場合と同様・
２ルス幅ＴとＴを引数することにより、測定対象の直流
信号Ｅ１を得ることができることを表わしてい方式を採
用することにより従来回路と同様、ゼロ残りを自動的に
補正でき測定精度に影響を及ぼさない。

を表わ１７、この部分は従来回路と異々っでいる。

すなわち、本発明に係るパルス幅変調回路においては、
スイッチングしている基準電圧Ｅｐによる電流ｉｐと抵
抗１ｔ１のみを安定なもので構成すれば、高精度のパル
ス幅変調回路を実現することができる。

電流ＩＮの安定性は、ゲインに影響を及ぼさ々い。

従って本発明のよる効果は次の如くである。

（１）　　基準電圧ＥＮ、！ｌニジて高安定、高性能な
素子を必要としない。

（２）　　抵抗ＲＮ、！ニジて高安定なものを必要とし
ない。

（３）　　スイッチング素子Ｓが不要である。

（４）　　抵抗Ｒ，スイッチング素子Ｓ□、基準電圧Ｅ
ｐはその特性として従来回路の場合のようにペアとして
の特性の同一性を考慮することなく、単独の特性で使用
することができる。

（５）　　以上の結果、第１図におＯる電流匂の回路部
分を大幅にコストダウンできる。

なお以上の説明では、基準電圧Ｅｐをスイッチングする
として説明したが、直流信号Ｅ１の極性及び基準電圧Ｌ
１．．ＬＮの極性を選ぶことにより、基準電圧Ｅｐに代
え、基準電圧Ｎをスイッチングするようにしても本発明
は成立する。

１だ第２図において、積分動作を第１図と同様に行なう
ためには、釉々の手段が考えられるが、例えば、Ｅｐと
鞠を同電圧にし抵抗ｌ（、をＲ１、の２倍にするか、又
はＲＮとＩｊ、を同抵抗値とじ翰をＥｐＯ丁の電圧にす
るような手段が考えられる。

【図面の簡単な説明】

第１図は従来の回路の１構成例を示す図、第２図ｄ本発
明に係るパルス幅変調回路の１構成例を示す図、第５図
は比較器５の出力波形を示す図である。 Ｒ□、　Ｒｐ、　ＲＮ・・・抵抗、、Ｓｌ、Ｓ２・・・
スイッチング素子、Ｅｐ、ＥＮ・・・基準電圧、Ｃ・・
・コンデンサ、Ｕｌ・・・増幅器、３・・・比較器、５
・・・スイッチ回路、７・・・クロックパ（７） ルス発生器。 （８） 芽　　１　　（￥１ 褌　２　図

Claims (1)

1. 【特許請求の範囲】 測定対象の直流信号を導入し、該直流信号の大きさに対
   応してパルス幅変調された信号を出力する回路におい−
   Ｃ１ 前記直流信号による電流と第１の基準電圧からの電流と
   第２の基準電圧からの電流とが印加される積分器と、該
   積分器の出力をある電圧レベルと比較する比較器ど、 を倫え前記第２の基準電圧からの電流のみをパルス的に
   前記積分器へ印加Ｌ、ｕ＜分１周ル１間における積分器
   へ流入する前記３つの電流の代数和がゼロになるように
   制御されたパルス幅変調回路。