JPS5853776A - 集積回路測定機 - Google Patents
集積回路測定機Info
- Publication number
- JPS5853776A JPS5853776A JP56151728A JP15172881A JPS5853776A JP S5853776 A JPS5853776 A JP S5853776A JP 56151728 A JP56151728 A JP 56151728A JP 15172881 A JP15172881 A JP 15172881A JP S5853776 A JPS5853776 A JP S5853776A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- measured
- selector
- integrated circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は１集積ａｍ測定機ｓ ’ａＫｓ亭導体集積回路
の性能を効率よく測定するための制定機ＫｍＩＩする。
の性能を効率よく測定するための制定機ＫｍＩＩする。
従来の集積回路測定機の一つであるＩＣテスＩは、ＤＣ
パラメトリックテスト為エツトとマイク四プ請セＶすと
セレクタを用いて被測定物の測定ができるように構成さ
れる測定回路系でＤＣパラメトリック（静特性）テスト
ｔ＊施しておｐ、セレクターの選択回路網によ、ＤＤＣ
パラメトリ、タテストエエットは、被測定物の任意の端
子につながるようになっている。しかも、セレクターは
、マイク−Ｗ プｎセ、サーにより、自動的（プ田ダ
ラマブル）に制御されているので、被測定物の多数の端
子に対して任意の１本の端子を選択（ＤＣＣバラメトリ
ラクチス５−ニットが複数の場合は複数本の端子）する
ことが瞬時にできるため高速に倫Ｏ瑠子七も切！）換え
が可能となりている。
パラメトリックテスト為エツトとマイク四プ請セＶすと
セレクタを用いて被測定物の測定ができるように構成さ
れる測定回路系でＤＣパラメトリック（静特性）テスト
ｔ＊施しておｐ、セレクターの選択回路網によ、ＤＤＣ
パラメトリ、タテストエエットは、被測定物の任意の端
子につながるようになっている。しかも、セレクターは
、マイク−Ｗ プｎセ、サーにより、自動的（プ田ダ
ラマブル）に制御されているので、被測定物の多数の端
子に対して任意の１本の端子を選択（ＤＣＣバラメトリ
ラクチス５−ニットが複数の場合は複数本の端子）する
ことが瞬時にできるため高速に倫Ｏ瑠子七も切！）換え
が可能となりている。
すなわち、この七シクター〇出力備ｔ＊用することによ
ｐ、被−足物ＯナベてＯ端子ｔｍ定で１為ようにＤＣバ
ラメジ１ｔタテス）エエットｌが１劇１１れて−る。
ｐ、被−足物ＯナベてＯ端子ｔｍ定で１為ようにＤＣバ
ラメジ１ｔタテス）エエットｌが１劇１１れて−る。
すなわち、従来の集積回路測定機は例えばＩＣテ友夕な
どのように、周波数を測定する装置が付加されて％Ａ１
ｋかった。
どのように、周波数を測定する装置が付加されて％Ａ１
ｋかった。
また、最近の半導体集積回路は高性能化、高密度化され
ているが、高速の伝播遅延時間を直接精度よく測定する
ことが困難なため１外部より何らかの信号を与えて（電
源を含む）、半導体集積回路の内部で自動的に発振させ
その発振周波数を測定することによって間接的に伝播遅
延時間を測定できるようにした半導体集積回路が開発さ
れている。
ているが、高速の伝播遅延時間を直接精度よく測定する
ことが困難なため１外部より何らかの信号を与えて（電
源を含む）、半導体集積回路の内部で自動的に発振させ
その発振周波数を測定することによって間接的に伝播遅
延時間を測定できるようにした半導体集積回路が開発さ
れている。
この場合の周波数（周期）は従来のＩＣテスタを用いて
直接測定できなかった。
直接測定できなかった。
すなわち、電気的特性は、ＩＣテスタを用いて測定し、
周波数（周期）は、治具ｔ−ＩＣテスタとは別に用意し
、それぞれに分離して測定して％／−ｈた。
周波数（周期）は、治具ｔ−ＩＣテスタとは別に用意し
、それぞれに分離して測定して％／−ｈた。
したがって、このような非能率的な手法では、測定に時
間がかがりすぎる欠点があり、データ収集が自動的にで
きない九め、（最近のＩＣテスタは！イクープｐセッサ
が内蔵されている九めｔデータ収集整理が大幅に改善さ
れている）半導体集積回路の性能評価、試験について不
便であった。
間がかがりすぎる欠点があり、データ収集が自動的にで
きない九め、（最近のＩＣテスタは！イクープｐセッサ
が内蔵されている九めｔデータ収集整理が大幅に改善さ
れている）半導体集積回路の性能評価、試験について不
便であった。
すなわち、従来の集積回路測定機線測定に時間がかが９
すぎるという欠点があった。
すぎるという欠点があった。
本発明の目的は測定時間音短縮できる集積回路測定機を
提供することにある。
提供することにある。
すなわち、本発明の目的は、従来のＩＣテスタに周波数
測定装置を接続することによシ、前述の欠点を解決し、
自動的に半導体集積回路のファンクション機能、電気的
特性１周波数（周期）を連続的に測定できるようにした
集積回路測定機を提供することにある。
測定装置を接続することによシ、前述の欠点を解決し、
自動的に半導体集積回路のファンクション機能、電気的
特性１周波数（周期）を連続的に測定できるようにした
集積回路測定機を提供することにある。
本発明の集積回路測定機竺、被測定物のノ（ツートリッ
ク特性を測定するためのＤＣＣパラメトリラクチスｚエ
ツトと、前記被測定物の周波数特性を測定する几め０周
波数測定装置と、前記ＤＣパラメトリックテスト二二、
トと前記周波数測定装置とを切〕換えるための切換回路
と、前記被測定物からの信号を選択して前記切換回路に
供給するためのセレクターと、前記ＤＣパラメトリック
テストエエットからの信号ならびに前記周波数測定装置
からＯ信号を処理するためのマイクロプロセッサ−とを
含んで構成される。
ク特性を測定するためのＤＣＣパラメトリラクチスｚエ
ツトと、前記被測定物の周波数特性を測定する几め０周
波数測定装置と、前記ＤＣパラメトリックテスト二二、
トと前記周波数測定装置とを切〕換えるための切換回路
と、前記被測定物からの信号を選択して前記切換回路に
供給するためのセレクターと、前記ＤＣパラメトリック
テストエエットからの信号ならびに前記周波数測定装置
からＯ信号を処理するためのマイクロプロセッサ−とを
含んで構成される。
すなわち、本発明の集積回路測定機は、少なくとも１＠
ＯＤＣパテメトリツクテストエエｙ）ｔもりＩＣテスタ
において、周波数測定装置！−後接続ることにより被測
定物の任意の端子の周波数特性を効率よ〈測定できるよ
うにしたものであって、前記ＤＣＣパラメトリラクチス
ユニットの寸前で周波数測定装置との切り換えを行なう
切換回路管備え、プログラマブルに制御できるように構
成される。
ＯＤＣパテメトリツクテストエエｙ）ｔもりＩＣテスタ
において、周波数測定装置！−後接続ることにより被測
定物の任意の端子の周波数特性を効率よ〈測定できるよ
うにしたものであって、前記ＤＣＣパラメトリラクチス
ユニットの寸前で周波数測定装置との切り換えを行なう
切換回路管備え、プログラマブルに制御できるように構
成される。
次に、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示すプ四ツク図である。
本発明の集積回路測定機は一９０パラメトリｔタテス）
−３ツト１および一イ□り璽プ１セー！２とセレクタ４
ｔ−用ａ゛て被測定物６の゛１１！力鷺できるように構
成され為測定回路系でＤＣ，−（ラメ・Ｆ′す゛。
−３ツト１および一イ□り璽プ１セー！２とセレクタ４
ｔ−用ａ゛て被測定物６の゛１１！力鷺できるように構
成され為測定回路系でＤＣ，−（ラメ・Ｆ′す゛。
り（静特性）テストを実施しておシ、セレクター４の選
択回路網によＪ、ＤＣパラメトリックテスト纂ニット１
は１被測定物６の任意の端子につながるようになりてい
る。しかも、−レフ−−４は・ｉイクー・プレセッサー
２により、自動的（）田グラ！プル）に制御されている
の士、被測定物６の多数の端子に対して任意の１本□の
端子を選択（ＤＣパテメトリックテストエニットｌが複
数の場合は−１数本の端子）することが、瞬時にできる
゛ため高速に他の端子とも切り換えが可能となりぞいる
。
択回路網によＪ、ＤＣパラメトリックテスト纂ニット１
は１被測定物６の任意の端子につながるようになりてい
る。しかも、−レフ−−４は・ｉイクー・プレセッサー
２により、自動的（）田グラ！プル）に制御されている
の士、被測定物６の多数の端子に対して任意の１本□の
端子を選択（ＤＣパテメトリックテストエニットｌが複
数の場合は−１数本の端子）することが、瞬時にできる
゛ため高速に他の端子とも切り換えが可能となりぞいる
。
すなわち、このセレクター′４の出力側金利用すること
により、被−置物６のすべての端子ｔ−１１１定できる
ようにＤＣパラメトリックテスト為エツト１が接続され
ている。 ′ □そｔｉ゛ゆえ、この−し′フタ−４ｔ−用いてＤＣバ
ラハリ、タテスト纂エッ）１と接続でき“るどい゛う利
点を利用して、バラメ）す、タテストユニット１とセレ
クター４との間に切換回路Ｓｔ挿入して：’ ４１１１
”ヨブｗ−ｔ、を門゛＋制−讐雇ことｋ”よｐ、セレフ
ター４で選択された被測定物６の端子の周波数特性を周
波数測定装置３で測定することを可能にしている。
により、被−置物６のすべての端子ｔ−１１１定できる
ようにＤＣパラメトリックテスト為エツト１が接続され
ている。 ′ □そｔｉ゛ゆえ、この−し′フタ−４ｔ−用いてＤＣバ
ラハリ、タテスト纂エッ）１と接続でき“るどい゛う利
点を利用して、バラメ）す、タテストユニット１とセレ
クター４との間に切換回路Ｓｔ挿入して：’ ４１１１
”ヨブｗ−ｔ、を門゛＋制−讐雇ことｋ”よｐ、セレフ
ター４で選択された被測定物６の端子の周波数特性を周
波数測定装置３で測定することを可能にしている。
これは、被測定ｌ＃ＩＪ６の任意の端子を測定するのに
、従来のＩＣテスタのＤＣパラメトリックテスト時の測
定線路を利用して込るので、大幅な改造なしに、従来の
ＩＣテスタにも適用できる。
、従来のＩＣテスタのＤＣパラメトリックテスト時の測
定線路を利用して込るので、大幅な改造なしに、従来の
ＩＣテスタにも適用できる。
ｔた、切換回路５においては、高速で切り換える必要が
ある場合は、電界効果トランジスタを用いたＰＥＴスイ
ッチのよりなものて制御する必要があるが、通常はメカ
ニカルリレーを使用する。
ある場合は、電界効果トランジスタを用いたＰＥＴスイ
ッチのよりなものて制御する必要があるが、通常はメカ
ニカルリレーを使用する。
これの制御は、マイクロプロセッサ２からでてくる制御
信号の応答に順応して選択してやればよい。
信号の応答に順応して選択してやればよい。
ｉｔｓ被測定物６の任意の端子の周波数特性が周波数測
定装置３で測定されたならば、この測定結果は一般的に
はディジタル化された値であるので、容易に従来から処
理（ディジタル化されているので）されているように！
イクはプロ七ｖ ｔ ２會利用して、同様な処理が可能
とな〕、半導体集積回路の品質、性能評価等に非常に役
立つ集積回路測定機となる。
定装置３で測定されたならば、この測定結果は一般的に
はディジタル化された値であるので、容易に従来から処
理（ディジタル化されているので）されているように！
イクはプロ七ｖ ｔ ２會利用して、同様な処理が可能
とな〕、半導体集積回路の品質、性能評価等に非常に役
立つ集積回路測定機となる。
また、周波数測定装置３については、一般に販売されて
いる装置を利用する（制御系信号を合致させる必要があ
る。）ことが可能で、測定周波数の精度は、主にこの周
波数測定装置３により決定される。
いる装置を利用する（制御系信号を合致させる必要があ
る。）ことが可能で、測定周波数の精度は、主にこの周
波数測定装置３により決定される。
以上述べたように、周波数測定装置３および切換回路Ｓ
ｔ−追加することにより、半導体集積回路の周波数特性
ｔ−も、自動的にかつ、他の電気的特性（静特性、動特
性）と連続的に測定できるようにした集積回路測定機で
ある。
ｔ−追加することにより、半導体集積回路の周波数特性
ｔ−も、自動的にかつ、他の電気的特性（静特性、動特
性）と連続的に測定できるようにした集積回路測定機で
ある。
本発＠Ｏ集積回−測定機は、周波数測定装置管追加する
ことにより、７テンクシ、ン機能、電気的特性（静特性
、動特性）と連続的に、かつ、効率よく、半導体集積回
路を測定できるという効果がある。
ことにより、７テンクシ、ン機能、電気的特性（静特性
、動特性）と連続的に、かつ、効率よく、半導体集積回
路を測定できるという効果がある。
１ｓ１図は本発明の一一施例を示すプロ、り図である。
Claims (1)
- 被測定物のパテメトリック特性を測定するためＯＤＯバ
ラメ）ｌｙクテス）エエ、トと、前記着測定物の周＃Ｉ
Ｌ数特性ｔ−測定すゐ危めの周波数測定装置と、前記Ｄ
Ｃパラメトリックテストエエ、トと前記周波数一定装置
とｔ″＠＠プ換ための切換回路と、曹記被１ｍ蝋物から
の信号を選択して前記切換回路に供給するためＯセレク
ターと、ｔｍＥＤｃパツメシ’Ｊｔクテストエエットか
らの信号ならびに前記周波数１定装置からの信号〜ｔＪ
ＩＯＩ理するためのマイタ雪プ調七ｗ＋−とを含むこと
ｔ４Ｉ徴とする集積回路測定機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151728A JPS5853776A (ja) | 1981-09-25 | 1981-09-25 | 集積回路測定機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151728A JPS5853776A (ja) | 1981-09-25 | 1981-09-25 | 集積回路測定機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853776A true JPS5853776A (ja) | 1983-03-30 |
Family
ID=15524985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151728A Pending JPS5853776A (ja) | 1981-09-25 | 1981-09-25 | 集積回路測定機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150583U (ja) * | 1989-05-24 | 1990-12-26 |
-
1981
- 1981-09-25 JP JP56151728A patent/JPS5853776A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150583U (ja) * | 1989-05-24 | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271515A (en) | Universal analog and digital tester | |
| BR7808233A (pt) | Circuitos e processo de teste e diagnostico in situ,para pastilhas cml | |
| JPS5853776A (ja) | 集積回路測定機 | |
| JPS645461B2 (ja) | ||
| JPH09264921A (ja) | Ｌｓｉの電源電流テスト方法 | |
| JPH03136261A (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| JPS5322757A (en) | Testing apparatus of electric a ppliances | |
| JPS5683045A (en) | Wafer probe | |
| JPS5651677A (en) | Testing method | |
| EP0277167A1 (en) | Integrated circuits and method of testing same | |
| JPS5745942A (en) | Semiconductor integrated circuit device | |
| KR940006067Y1 (ko) | 입력 직류레벨 측정회로 | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPS6138576A (ja) | 半導体集積回路 | |
| JPS63177437A (ja) | 半導体集積回路装置の試験方法 | |
| JPS5684570A (en) | Testing device for ic | |
| JPS60196954A (ja) | 集積回路 | |
| JPH0627772B2 (ja) | 回路基板検査装置における基準データ作成方法 | |
| JP2959174B2 (ja) | 集積回路 | |
| JP2002243811A (ja) | Ｉｃテスタ | |
| JPH05142095A (ja) | 光信号アイパターン波形の良否判定方式 | |
| JPS60192343A (ja) | 半導体集積回路 | |
| JPS62150183A (ja) | Ｌｓｉテスタ− |