JPS5853529B2 - Ｆｍステレオチユ−ナ - Google Patents

Description

【発明の詳細な説明】 本発明は１Ｍステレオチューナの改良に関する。

従来の１Ｍステレオチューナにおいては、そのＦＭ復調
器とステレオ復調器とはそれぞれ別々に構成していた。

本発明はＦＭ復調とステレオ復調とを簡潔な回路にて行
なうように構成した１Ｍステレオチューナを提供するこ
とを目的とする。

この目的は本発明によれば、１Ｍステレオチューナにお
いてアンテナで受けた入力信号を入力するフロントエン
ドと、フロントエンドの出力を入力する中間周波増幅段
と、中間周波増幅段の出力を入力としてＦＭ信号の疎密
に対応した間隔のパルス列を出力するパルス列出力回路
と、ステレオ幅搬送波再生回路と、パルス列とステレオ
幅搬送波を乗算する乗算回路と、乗算回路の出力を入力
するフィルタとを少なくとも備え、ＦＭ復調とステレオ
復調とを行うことにより達成される。

以下、本発明を実施例により説明する。

第１図は本発明の一実施例の１Ｍステレオチューナのブ
ロック図である。

第１図において、１はＦＭアンテナであり、フロントエ
ンド２、第１の中間周波フィルタ３、第１の中間周波増
幅器４、第２の混合器５、第２の局部発振器６、第２の
中間周波増幅器７および復調器８でダブルコンバート方
式の１Ｍステレオチューナを構成する。

一方、復調器８は第２図に示す如く構成する。

すなわち。

第２の中間周波増幅器７の出力を、リミッタ増幅器およ
びリミッタ増幅器の出力を微分する微分回路とからなる
トリガ回路１２に入力し、ナントゲート１３と、コンデ
ンサ１４および抵抗１５とからなりナントゲート１３の
出力を入力とする微分器１６と、微分器１６の出力を入
力とするトランジスタ１７からなるインバータとからな
り、トランジスタ１７のコレクタ出力をナントゲート１
３の一方の入力として構成した単安定マルチバイブレー
クに、トリガ回路１２の出力を入力してトリガ回路１２
の出力パルスにより単安定マルチバイブレークをトリガ
するように接続する。

本実施例においては上記トリガ回路と単安定マルチバイ
ブレークがパルス列出力回路を構成する。

また一方、トランジスタ１７と１８とでエミッタ結合の
第１の差動増幅回路を構成し、トランジスタ１８のコレ
クタにエミッタ結合したトランジスタ２１と２２とから
なる第２の差動増幅回路を接続する。

この部分が本実施例における乗算回路である。

トランジスタ１８のベースには所定の電圧を印加し、ト
ランジスタ２１と２２のコレクタはそれぞれコレクタ負
荷抵抗２３と２４とを各別に通して電源＋Ｖｃｃに接続
するとともに、トランジスタ２１と２２のコレクタ出力
をそれぞれ各別にローパスフィルタ（積分器）３９．４
０を介して左側出力端子りおよび右側出力端子Ｒに出力
する。

また、トランジスタ２１および２２のコレクタに抵抗２
５および２６をそれぞれ各別に接続し、抵抗２５および
２６の他端を共通接続して右および左側の出力信号を加
えフェーダ・ロックドループ回路（以下ＰＬＬ回路と記
す。

）２７に入力し、ＰＬＬ回路２７の出力からステレオ副
搬送波３８ Ｋｔｌｚの出力を得て、この信号をトラン
ジスタ２１と２２のベースにそれぞれ逆相となるように
印加する。

すなわち本実施例においては上記ＰＬＬ回路２７がステ
レオ副搬送波再生回路である。

なお抵抗２０はトランジスー１７のコレクタ負荷抵抗で
あり、１９はトランジスタ１７と１８とのエミッタ共通
接続点に接続した定電流源である。

第２図に示した復調器８において、第２の中間周波増幅
器７の出力、すなわち第２の中間周波信号はトリガ回路
１２において、増幅のうえ振幅制限され、かつ微分され
て、トリガ回路１２の出力としてＦＭ波の疎密に対応し
た間隔のトリガパルス出力を発生する。

このトリガパルス出力は単安定マルチバイブレータをト
リガし、単安定マルチバイブレークの出力としてＦＭ波
の疎密に対応した間隔毎に一定振幅で、かつ一定時間幅
の整形されたパルス列の出力が得られる。

これはあたかも通常のパルスカウント検波回路と同様で
あって、パルスカウント検波回路の最終段である積分器
を除去したものと同一である。

一方、トランジスタ２１と２２のベースにはＰＬＬ回路
２７によって発生したステレオ副搬送波３８ＫＨｚが加
えられているためトランジスタ２１と２２とは互いに逆
相の３８に＆によって前記の単安定マルチバイブレーク
からの出力パルス列を乗算することになり、３８ＫＩＩ
Ｚ毎に右および左側出力に振り分けられてステレオ復調
が行われて、ローパスフィルタ３９．４０を介して左側
出力端子りおよび右側出力端子Ｒにそれぞれ出力される
。

従って第２図に示した復調器を備えた第１図に示したＦ
ＭステレオチューナはＦＭ復調とステレオ復調が極めて
簡潔に行われることになる。

つぎに第３図は復調器８の他の実施例の回路図である。

この回路はトリガ回路１２と、ナントゲート１３、微分
器１６およびトランジスタ２８からなる第１の単安定マ
ルチバイブレータとで第２図に示したと同様にＦＭ波の
疎密に対応した間隔毎に一定時間幅で、かつ一定振幅の
パルス列を得る回路（以下パルス列出力回路と記す。

）を構成し、またナントゲート１３および微分器１６を
前記パルスカウント回路と共通にして微分器１６の出力
を入力とするトランジスタ３０からなるインバータとで
第２の単安定マルチバイブレータを構成し、トリガ回路
１２を前記パルス列出力回路と共通にして他のパルス列
出力回路を構成する。

一方、トランジスタ２８と２９とで第３の差動増幅回路
を、トランジスタ３０と３１とで第４の差動増幅回路を
、トランジスタ３２と３３とで第５の差動増幅回路をそ
れぞれ構成し、第３の差動増幅回路の共通エミッタをト
ランジスタ３２のコレクタに、第４の差動増幅回路の共
通エミッタをトランジスタ３３のコレクタにそれぞれ接
続し、トランジスタ３２と３３のベースに第２図に示し
たと同様にトランジスタ２９と３１のコレクタ出力から
ＰＬＬ回路（ステレオ副搬送波再生回路）により得たス
テレオ副搬送波３８に＆を相互に逆相となるように印加
し、トランジスタ２９および３１のコレクタ出力をそれ
ぞれ各別にローパスフィルタ（積分器）３９．４０を介
して右側出力端子Ｒおよび左側出力端子りに出力する。

なおトランジスタ２９および３１には同一の所定の電圧
を印加する。

また抵抗３５，３６，３７および３８はトランジスタ２
Ｂ、２９．３０および３１のコレクタ負荷抵抗であり、
３４は定電流源である。

すなわち本実施例においては第３〜第５の差動増幅回路
の回路構成部分が乗算回路である。

第３図に示した如く構成した復調器８においても第２図
に示した復調器と同様に作用し、ステレオ副搬送波３８
ＫＩｌｚによってトランジスタ３２と３３とは交互に導
通し、パルス列出力回路の出力パルス列を３８ＫＨｚに
て乗算しＦＭ復調とステレオ復調が行われる。

なおこの第３図に示した回路の場合、パルス列出力回路
が２組あるため、ステレオ副搬送波３８に＆の半波長毎
に２組のパルス列出力回路が動作する。

つぎに第１図の破線に示したループについて説明する。

第１図の破線に示したループは、たとえば２重平衡差動
回路からなる位相比較器９と、位相比較器９の出力を入
力とするローパスフィルタと、ローパスフィルタの出力
を増幅する直流増幅器１１とからなり、位相比較器９は
ＰＬＬ回路２７からのステレオ副搬送波３８Ｋｆｌｚの
信号と、第２の中間周波信号とを入力として第２の中間
周波信号を３８察のステレオ副搬送波によってサンプリ
ングし、その直流出力を増幅して第２の局部発振器６の
電圧制御端子に帰還して、第２の局部発振器の出力周波
数を変化するように構成する。

そこで、位相比較器９により第２の中間周波信号はステ
レオ副搬送波３８１Ｇ（ｚによってサンプリングし、ロ
ーパスフィルタ１０によって位相比較器９の出力中の直
流成分を得て、この直流成分を増幅して第２の局部発振
器６に帰還することにより、第２の中間周波数はステレ
オ副搬送波３８ＫＨｚの整数倍の周波数に位相ロックさ
れる。

従って、従来のＦＭステレオチューナ、特にダブルコン
バート方式のＦＭステレオチューナにおいて、コンポジ
ット信号中に中間周波成分が漏れたときに中間周波信号
とステレオ副搬送波との間で生ずるビートを防止するこ
とができる。

なお、上記の実施例はダブルコンバート方式のＦＭステ
レオチューナの場合で説明したが特にダブルコンバート
方式である必要はなく、シングルコンバート方式であっ
ても差支えない。

この場合の構成も全く同様である。

以上説明した如く本発明によれば、ＦＭ復調とステレオ
復調とを簡潔な回路にて行うように構成したことにより
、ＳＮ比および歪が改良される。

また、従来のパルスカウント検波器の単安定マルチバイ
ブレークに縦続されていた積分器と、ステレオ復調器の
キャリヤリークフィルタとを共用することができ、積分
器を一つ省略することができる。

また、中間周波数をステレオ副搬送波３８陸の整数倍と
することによりステレオ復調時に生じたステレオ副搬送
波と中間周波信号との間のビートを防止することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例のＦＭステレオチューナのブ
ロック図。 第２図は本発明のＦＭステレオチューナに用いる復調器
の一実施例の回路図。 第３図は本発明のＦＭステレオチューナに用いる復調器
の他の実施例の回路図。 ２・・・・・・フロントエンド、３・・・・・・第１の
中間周波フィルタ、４および７・・・・・・第１のおよ
び第２の中間周波増幅器、５・・・・・・第２の混合器
、６・・・・・・第２の局部発振器、８・・・・・・復
調器、９・・・・・・位相比較器、１０・・・・・・ロ
ーパスフィルタ、１１・・・・・・直流増幅器、１２・
・・・・・トリガ回路、２７・・・・・・ＰＬＬ回路、
１９および３４・・・・・・定電流源。

Claims (1)

【特許請求の範囲】
1. Ｉ １Ｍステレオチューナにおいて、アンテナで受け
   た入力信号を入力するフロントエンドと、前記フロント
   エンドの出力を入力する中間周波増幅段と、前記中間周
   波増幅段の出力を入力としてＦＭ信号の疎密に対応した
   間隔のパルス列を出力するパルス列出力回路と、ステレ
   オ副搬送波再生回路と、前記パルス列と前記ステレオ副
   搬送波再生回路の出力を乗算する乗算回路と、前記乗算
   回路の出力を入力するフィルタとを少なくとも備え、前
   記フィルタの出力よりステレオ復調出力を得ることを特
   徴とする１Ｍステレオチューナ。