JPS5853344B2 - ダイヨウリヨウセイヒヨウジソシノ クドウカイロ - Google Patents

ダイヨウリヨウセイヒヨウジソシノ クドウカイロ

Info

Publication number
JPS5853344B2
JPS5853344B2 JP50083767A JP8376775A JPS5853344B2 JP S5853344 B2 JPS5853344 B2 JP S5853344B2 JP 50083767 A JP50083767 A JP 50083767A JP 8376775 A JP8376775 A JP 8376775A JP S5853344 B2 JPS5853344 B2 JP S5853344B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
switching element
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50083767A
Other languages
English (en)
Other versions
JPS526412A (en
Inventor
雅博 伊勢
憲三 稲崎
吉晴 金谷
悦夫 水上
忠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP50083767A priority Critical patent/JPS5853344B2/ja
Priority to US05/703,127 priority patent/US4070663A/en
Priority to FR7620774A priority patent/FR2317722A1/fr
Priority to GB2830976A priority patent/GB1556450A/en
Priority to DE19762630622 priority patent/DE2630622C2/de
Publication of JPS526412A publication Critical patent/JPS526412A/ja
Publication of JPS5853344B2 publication Critical patent/JPS5853344B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 本発明は例えば大面積の薄膜EL表示装置、液晶表示装
置、強誘電性透明磁器板等の電気光学効果表示装置、プ
ラズマディスプレイ装置等、電極間容量が極めて大きい
素子の駆動回路に関するものである。
薄膜EL表示装置は第1図に示すように、ガラス基板1
の上に透明電極2を縞状に配置し、この上に例えばY2
O3等の誘電物質3を、更にこの上に例えばMnをドー
プしたZnS等の螢光層4を、更にその上lζ上記と同
じ誘電物質3′を蒸着法、スパッタ法等により被着して
3層構造にし、その上に透明電極2と直交するような電
極5を縞状に配置して構成される。
かかる構造にすると、第1の電極群2のうちの一つと、
第2の電極群5のうちの一つに適当な交流電圧が印加さ
れた場合、両電極が交叉して挾まれた微小面積のみが発
光することになり、これが画面の一絵素に相当する。
このような構造のELにおいては輝度や寿命・安定性の
点で従来の分散型EL素子に比して優れた特性を有して
いるとともに、個々の絵素は新たに輝度と印加電圧の間
に第2図すの如き履歴現象を示す。
この特性を第2図に従い説明すると、最初第2図aの如
く電圧振幅■1のパルスを印加すると輝度は同図す、c
に示すようにB1のレベルにある。
こ\で■1は発光閾値電圧をVthとすると、■1≧V
thである。
これに書き込み電圧■2を印加すると輝度は一挙にB3
まで上昇し、以後電圧値を再び維持電圧■、に戻しても
輝度はB1より大きいB2に落着く。
これに消去電圧■3を印加すると輝度レベルは急激に減
少し、再び維持電圧■1まで戻すと輝度はB1に落着く
これら時間的な関係は第2図aに附された記号t1.t
3・・・、t21が同図Cの各同じ記号の位置に対応さ
せることにより示されている。
この履歴現象は第2図すの細線で示された如く、書込み
電圧の振幅やパルス幅(図示せず)に応じて任意の小ル
ープをとりうる。
即ち中間調の表示も可能である。
一度書込み電圧を与えると、各絵素は維持パルスによっ
てそれぞれ与えられた階調を失わずに発光し続けるのが
EL表示装置の他の表示素子に無い大きな特徴である。
上記の各電圧は組成や膜厚及び印加波形により大分具な
るが、因みにある試作例ではVth二200V、V1=
210V、V2=210〜280V。
V3=190Vである。
上記のEL表示装置を大面積に構成すると、電極間容量
が大きくなり、特に維持パルスは書き込みが終了した後
、全電極に共通に印加する必要があり、このときの実質
的容量は非常に太きい。
上記の書込みパルス、維持パルス及び消去パルスは通常
第8図に示すようにトランジスタ等のスイッチング素子
によって直接充放電駆動して行われる。
第3図において、CはEL表示装置の容量成分、R1は
電流制限抵抗、Sl、S2はトランジスタ等よりなるス
イッチング素子、Eは直流電源を示す。
この第3図の回路よりEL表示装置に印加される電流波
形と電圧波形を第4図aとbに示す。
第4図において、■の期間はスイッチング素子S1がオ
ンして充電する期間、■の期間はスイッチング素子S2
がオンして放電する期間、■の期間はスイッチング素子
S1.S2がともにオフである期間を示す。
ところでこの充放電駆動は過渡電流が大きく、スイッチ
ング素子のオン抵抗が小さく大電流を流せるものを選択
しなければならない。
このスイッチング時の大きな過渡電流によるスイッチン
グ素子の損傷を避けるために電流制限をスイッチング素
子に施した場合や、薄膜EL素子とスイッチング素子間
に電流制限抵抗R1を入れた場合、スイッチング素子、
制限抵抗部分での発光に無効な電力損失が大きくなる。
一方薄膜EL素子側から見ればやはり大きな過渡電流を
流すことは透明電極や、端子部での熱損失を生じる。
本発明は有効に電流制限を行い、且つ発光に無効な電力
損失を非常に小さくする回路を提供するものである。
このため本発明はEL表示装置の容量成分と共振するイ
ンダクタンスによって電力損失することなく有効に電流
制限することを特徴とする。
また本発明はEL表示装置の容量成分と直列共振用イン
ダクタンスとの間に、上記容量成分の電位を保持するス
イッチング素子を挿入することを特徴とする。
第5図は本発明の基本的な駆動回路を示す。
EL表示装置の容量成分Cと正負の直流電源子Eと−E
の間に、それぞれダイオードD1、コイルL1、抵抗R
1、スイッチング素子S1の直列回路と、ダイオードD
2、コイルL2、抵抗R2、スイッチング素子S2の直
列回路を挿入する。
ダイオードD1゜D2は各々電源子Eと−Eに順方向と
なるよう接続される。
ここでR1及びR2は素子の電極抵抗、回路の等価抵抗
などの合計した抵抗を示す。
この回路において、先ずスイッチング素子S1がオン、
スイッチング素子S2がオフである期間aでは第6図a
に示すように正電源子Eよりの充電電流ifが流れる。
LC共振周波数の半周期間経過したとき容量成分Cの電
位は第6図すのように電源電圧を超えた電圧■となる。
このためダイオードD1は逆バイアスされオフとなり、
この電圧■がホールドされる。
このホールド期間すではスイッチング素子S1はオン或
いはオフであり、スイッチング素子S2はオフである。
次にスイッチング素子S1がオフ、スイッチング素子S
2がオンである期間Cでは負電源−Eよりの電流irが
第6図aに示すように流れる。
そして半周期間経過したときダイオードD2がオフとな
り、電圧−Vがホールドされる。
このホールド間すではスイッチング素子S1はオフであ
り、スイッチング素子S2はオン或いはオフである。
以上の動作が繰返えされ、EL表示素子に維持パルスが
継続して印加される。
以上のように本発明の駆動回路によれば、LC共振回路
の共振周波数によって容量成分Cへの電流制限を行い、
そしてその電位をダイオードによってホールドするもの
である。
従ってコイルL1及びL2のインダクタンス値を選択す
ることによって電流制限の状態を変えることができると
ともにスイッチング素子S1と82のオン、オフの繰返
し周波数によって維持パルスの繰返し周波数を変えるこ
とができる。
更に本発明によれば電力損失が極めて低減される。
以下にその理由について述べる。最初に第5図の本発明
の回路において、正の直流電源+Eより容量成分Cへの
電流ifが流れる場合について考える。
第7図はその回路を示し、今ダイオードD1がない場合
通常のLCR直夕1供振回路であり、スイッチS1を直
流電源Eに短絡したとき回路に流れる電流ifとコンデ
ンサーCの端子間電圧+eoは式(1) 、(2)で表
わされる。
但し、 Eは電源Eの電圧値 りはコイルLのインダクタンス値 Cは容量成分Cの容量値 第8図は電流ifと電圧e。
の変化の様子を示す。ダイオードD1のない直列共振の
場合、上記振動条件の下で第8図a、bの破線で示す如
く減衰振動を行う。
次に直列にダイオードD1が接続された場合、スイッチ
S1を投入してから固有振動の最初の半周期間ダイオー
ドD1に順方向電流が流れ共振を行わしめることが出来
るが、半周期(τ=千)以降はダイオードD1が逆バイ
アスされるためCの端子間電圧は保持される。
この様子を第8図aybに実線で示す。
その保持される電圧e。hは である。
例えばR=:=Oでダイオードの順方向電圧降下、順方
向抵抗が無視出来、容量成分CとコイルLの損失がない
理想的な場合を考えるとα中Oから(3)式からe。
h=:=2 Eとなる。即ち電源電圧Eの2倍の振幅で
保持される。
この理想共振におけるスイッチS投入後半周期間におけ
る電源のエネルギー損失は(1) ? (2)式からと
なる。
この半周期で電源から供給されたエネルギーは容量成分
Cを2E迄充電するに要したエネルギーに過ぎない。
さらに本発明の駆動回路に近づけた第9図の回路を考え
る。
この場合も前述した様な損失のない理想的な共振回路を
想定する。
第10図a、bにこの回路のスイッチS1及びS2のタ
イミングと回路に流れる電流波形iと容量成分Cの端子
間電圧e の関係を示す。
この回路の動作を説明すると、スイッチS1 がオン、
スイッチS2がオフの期間イは、容量成分Cの充電期間
であり、この共振の半周期に電源Eから供給されるエネ
ルギーは式(4)から、C(2E)2である。
次にスイッチS1がオフ、スイッチS2がオンの期間ハ
は容量成分Cの放電期間であり、この共振の半周期に電
源へ返すエネルギーは式(4)から−−!−C(2E)
2である。
更にその他の期間口及び二では電圧は0ボルトが、2E
ボルトに保持され、エネルギーの受授はない。
この様な理想的な共振駆動では電力損失がないことが判
る。
しかし、薄膜EL素子は容量性の素子であるが、無損失
のコンデンサーとは考えることが出来ない。
発光を伴わない小信号駆動において損失は無視出来る程
度に小さいが、発光を伴う様な大振幅の駆動の際には非
直線な発光損失を生じる。
さらに電極抵抗損失(主に透明電極側)や、スイッチン
グ素子のオン抵抗、コイルの損失等があり、実際に電源
からエネルギー補給の必要のない理想共振はあり得ない
ため、これ等の損失を電源から補給する必要がある。
発光損失等の駆動振幅に対する非直線損失を計算に入れ
ると複雑になるため、電極抵抗、スイッチング素子のオ
ン抵抗、コイルの抵抗等をまとめて一定抵抗R1及びR
2に組入れたLCR直列共振回路を第5図に示す。
この回路において、定常状態にて、+V〜−■迄の駆動
を行うときに必要な電源電圧は(2)式より となる。
(5)式において理想共振R−=Oの場合、E中Oとな
り、これは最初にコンデンサーC(薄膜EL素子)に■
だけ充電した後、電源E(−E)をゼロにしても+■か
ら一■の駆動が出来ることを示しでいる。
一方抵抗R1及びR2がR=2vF(DときE=Vとな
る。
これは臨界制動条件による。実際の回路において0<E
<Vであり、換言するとE<V<2Eである。
即ちη= V= 。−cfiが大きい程、損失の少い回
路と云える。
一方、第3図tこ示した従来の直接充放電駆動回路での
充放電エネルギーについて考察してみる。
但しスイッチS1及びS2のスイッチ投入時間は充放電
時定数より充分長いものとし、スイッチS1゜S2のオ
ン抵抗は制限R7に比較して充分小さいものと仮定する
■ スイッチS1がオン、スイッチS2がオフの充電期
間に電源から供給されるエネルギーは、CF2であり、
これは容量成分Cに充電されるエネルギー±CE2と制
限抵抗R1で消費されるエネ、 1 ルキーフCE2の和からなる。
■ スイッチS1がオフ、スイッチS2がオンの放電期
間におけるエネルギーは制限抵抗R1でのエネルギー損
失±CE2となる。
■ その他の期間はスイッチS1.S2が共にオフであ
り、電圧保持 即ちこの回路での電源から供給されるエ ネルギーは全て制限抵抗R1における無効損失となる。
この様にスイッチング素子S1゜S2に流れる過渡電流
を抑えるための制限抵抗での無効損失は素子面積、即ち
素子容量が犬きくなる程大きくなる。
なお、第5図に示した本発明の基本的な駆動回路は、本
発明のより具体的な実施例において第11図に示すよう
に構成された。
ここで、Cは薄膜PL素子の容量成分、Dl。
D2は保持ダイオード、Tは共振用コイルL1とL2の
トランス、■1.■2はスイッチングトランジスタ、T
1.T2は段間結合トランス、Dは保護ダイオード、U
l、U2はオープンコレクターのTTLインバータ、P
l、P2はスイッチングパルスを示す。
なおトランスTの1次と2次巻線の比は1:1である。
パルスP1.P2のパルス幅は固有振動周期の7以上で
ある。
第11図の回路において、タイミングパルスP1゜P2
が第12図aに示すように印加されると、このパルスに
同期してトランジスタ■1と■2のオン、オフ動作が制
御され、薄膜EL素子には第12図すに示す電圧が印加
される。
この電圧は上記第1図、第2図で説明した薄膜EL素子
の維持パルスとして各絵素点全部に印加されるものであ
る。
この実施例ではスイッチング素子■1.■2のオン時間
を制御するパルスP1.P2のパルス幅を変化させれば
、駆動振幅電圧はO〜E(1+e−α〒 )迄、自由に
選択することができる。
本発明の他の実施例の基本的回路を第13図に示す。
この回路では容量成分Cは電源EよりスイッチS1、コ
イルL0、ダイオードD1を介して充電され、容量成分
よりダイオードD2、コイルL2、スイッチS2を介し
て放電される。
【図面の簡単な説明】
第1図は薄膜EL素子を分解して示す斜視図、第2図は
該素子の動作を説明するための印加電圧と発光輝度特性
図、第3図は従来の素子の模式的駆動回路図、第4図は
第3図の回路での素子に流れる電流波形図と電圧波形図
、第5図は本発明の基本的な駆動回路図、第6図は第5
図の回路における素子の電流波形図と電圧波形図、第7
図は本発明の回路の動作を説明する回路図、第8図は第
7図の回路における素子の電流波形図と電圧波形図、第
9図は同じく本発明の詳細な説明図、第10図は第9図
の素子の電流波形図と電圧波形図、第11図は本発明の
一実施例における具体的な回路図、第12図は第11図
の回路のタイムチャート、第13図は本発明の他の実施
例の基本的回路図を示す。 Cは薄膜EL素子、Dl、D2は保持ダイオード、Ll
、L2はコイル、R1,R2は抵抗、Sl、S2はスイ
ッチング素子、E、−Eは直流電源。

Claims (1)

    【特許請求の範囲】
  1. 1 大容量性表示素子に駆動用電圧を供給する駆動回路
    に於いて、前記大容量性表示素子の容量成分と共振回路
    を構成するコイルを配設し、前記共同路内に挿入され、
    前記共振回路の共振動作の半周期後前記共振動作を停止
    させる一方向性のスイッチング素子を設けてなることを
    特徴とする大容量性表示素子の駆動回路。
JP50083767A 1975-07-07 1975-07-07 ダイヨウリヨウセイヒヨウジソシノ クドウカイロ Expired JPS5853344B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP50083767A JPS5853344B2 (ja) 1975-07-07 1975-07-07 ダイヨウリヨウセイヒヨウジソシノ クドウカイロ
US05/703,127 US4070663A (en) 1975-07-07 1976-07-07 Control system for driving a capacitive display unit such as an EL display panel
FR7620774A FR2317722A1 (fr) 1975-07-07 1976-07-07 Systeme de commande d'un element d'affichage capacitif tel qu'un panneau d'affichage el
GB2830976A GB1556450A (en) 1975-07-07 1976-07-07 Combination of an el display panel and a drive system therefor
DE19762630622 DE2630622C2 (de) 1975-07-07 1976-07-07 Anordnung zur Steuerung eines kapazitiven Anzeigeelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50083767A JPS5853344B2 (ja) 1975-07-07 1975-07-07 ダイヨウリヨウセイヒヨウジソシノ クドウカイロ

Publications (2)

Publication Number Publication Date
JPS526412A JPS526412A (en) 1977-01-18
JPS5853344B2 true JPS5853344B2 (ja) 1983-11-29

Family

ID=13811726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50083767A Expired JPS5853344B2 (ja) 1975-07-07 1975-07-07 ダイヨウリヨウセイヒヨウジソシノ クドウカイロ

Country Status (1)

Country Link
JP (1) JPS5853344B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4898728A (ja) * 1972-03-28 1973-12-14

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4898728A (ja) * 1972-03-28 1973-12-14

Also Published As

Publication number Publication date
JPS526412A (en) 1977-01-18

Similar Documents

Publication Publication Date Title
US6646387B2 (en) AC-type plasma display panel having energy recovery unit in sustain driver
US4594589A (en) Method and circuit for driving electroluminescent display panels with a stepwise driving voltage
JP4693625B2 (ja) プラズマ表示装置とその駆動方法
US7166967B2 (en) Energy recovering apparatus and method for plasma display panel
US20030122735A1 (en) Method for driving a plasma display panel
JPH11259035A (ja) 平面表示装置の駆動回路
US20070139301A1 (en) Charge recovery for enhanced transistor drive
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JPS5853344B2 (ja) ダイヨウリヨウセイヒヨウジソシノ クドウカイロ
JPS5842472B2 (ja) ダイヨウリヨウセイヒヨウジソシノ クドウカイロ
KR20050028528A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
TWI254896B (en) Energy recovering apparatus and method for plasma display panel
JPH0460316B2 (ja)
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR101058142B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JPS638479B2 (ja)
KR100533730B1 (ko) 플라즈마 디스플레이의 에너지 회수장치 및 방법
KR100511792B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JPS648829B2 (ja)