JPS5852863A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5852863A
JPS5852863A JP56150773A JP15077381A JPS5852863A JP S5852863 A JPS5852863 A JP S5852863A JP 56150773 A JP56150773 A JP 56150773A JP 15077381 A JP15077381 A JP 15077381A JP S5852863 A JPS5852863 A JP S5852863A
Authority
JP
Japan
Prior art keywords
die bonding
die
lead frame
perforation
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56150773A
Other languages
English (en)
Inventor
Teruo Kusakari
草苅　照雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56150773A priority Critical patent/JPS5852863A/ja
Publication of JPS5852863A publication Critical patent/JPS5852863A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置用リードフレームにかかり、特に
ダイボンディング部の構造の改良に関する。
半導体装置で第１図に示されるような金属板で形成され
たリードフレームによって組立てられるものがめる。図
示のリードフレームにおいて、（１）社ダイボンディン
グ部、（２ｍ）　＝　（２ｂ）・・・はり−ドで、前記
ダイボンディング部は吊りピン（３ｍ）、　（３ｂ）に
より、また、リードはタイ゛バー（４ｍ＞　、　（４ｂ
）・・・によってリードフレームの負端に形成された広
幅のフレーム（５ｍ）　、　（５に＋）に連結されてい
る。このようなリードフレームにまずダイボンティング
が施されるが、これに扛リードフレームをフレームに設
けられた位置ぎめ用パーフォレーション（６ｍ）　、　
（６ｂ）・・・により、ダイホンディング部を組立装置
のダイボンディング施工部に定位させ加熱を施したのち
、所定蓋の固着剤を載置する。すなわち、金・シリコン
共晶による固着には金・シリコン箔片を、合成樹脂によ
る導電固着には導電接着剤を、合成樹脂による固着に轄
樹脂接着剤を選んで用いる。ついで、前記固着剤の上に
ダイを載せ、共晶による同着に対しては加熱とともに加
圧揺動を施し、合成樹脂による固着には加圧を施して夫
々固着を達成する。
上述の同着において、第２図に示すように、ダイ（７＋
の下面、同着剤層＋８）の内部、ダイボンディング部（
１１の上向などに気泡（９）が残る。この気泡は、夫々
の対向面間の隙間に介在した雰凹気気体が周縁から接着
がはじまることによって封じ込められて生じ、るるいに
加熱によシ発生したりなど原因に多様でめる。そして気
泡が存在する鵬縁は通電の電流密度が高くなり局地的に
昇温し熱疲労を生じ、あるいは固着強度が低下し、さら
には接触抵抗が増大して半導体装置の一気的特性を損す
るなどの障害がるる。
この発明は叙上の従来の欠点を改良するためのリードフ
レームの構造を提供するもので、リードフレームにおけ
るダイボンディング部に透孔を有することを％像とする
。
以下にこの発明を１実施例につき詳細に説明する。第３
図に示すダイボンディング部ａｌｌはダイボンディング
予定域に透孔（ｌ１ｍ）が設けられている。
この透孔は気泡を通過させる大きさでおることが必要で
、その数、大きさ、形状（丸孔、角孔、その他）等はダ
イ（７）の大きさ、気泡の発生状態等に基づいてきめて
よい。また、その配Ｉｔは加熱時の熱影響を低減するよ
うに設けられる。
この発明によれば、透孔から気泡を放逐することによっ
て電気抵抗を低減して良好ｎ′ｕＬ気的コンタクトが得
らｇる利点と、透孔は気泡放逐後に固着剤で充填される
ので接着性の向上とダイボンディング部の強度低下が防
止がはかられる利点と、金・シリコン共晶層によって固
着されるものにおいてこの共晶層とダイボンディング部
（リードフレーム構成材）との異種金属間の熱膨張係数
差によって生ずるダイの内部歪を緩和するという顕著な
利点がめる。なお、この発明は実施がきわめて容易であ
る利点もめる。　　゛
【図面の簡単な説明】
第１図はり一ド７レームの正面図、第２図はリードフレ
ームのダイボンディング部にダイをボンディングした状
態を示す断面図、第３図は１実施例のダイボンディング
部にダイをボンディングした状態を示す断面図でめる。 １．１１　　　　　　（リードフレームの）ダイボンデ
ィング部２ｍ、２ｂ・・・　　　リード ７　　　　　　　ダイ １１ａ　　　　　透孔 代理人　弁理士　井　上　−男

Claims (1)

    【特許請求の範囲】
  1. 複数のリードとダイボンディング部とが形成されそのダ
    イボンディング部にダイをボンディングするリードフレ
    ームにおいて、ダイボンディング部に透孔を設けたこと
    を特徴とする半導体装重用リードフレーム。
JP56150773A 1981-09-25 1981-09-25 半導体装置用リ−ドフレ−ム Pending JPS5852863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150773A JPS5852863A (ja) 1981-09-25 1981-09-25 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150773A JPS5852863A (ja) 1981-09-25 1981-09-25 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5852863A true JPS5852863A (ja) 1983-03-29

Family

ID=15504100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150773A Pending JPS5852863A (ja) 1981-09-25 1981-09-25 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5852863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178532U (ja) * 1986-04-30 1987-11-12
US4768078A (en) * 1983-08-31 1988-08-30 Kabushiki Kaisha Toshiba Plastic-molded semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768078A (en) * 1983-08-31 1988-08-30 Kabushiki Kaisha Toshiba Plastic-molded semiconductor device
US5010390A (en) * 1983-08-31 1991-04-23 Kabushiki Kaisha Toshiba Plastic-molded semiconductor device
JPS62178532U (ja) * 1986-04-30 1987-11-12

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
US3423516A (en) Plastic encapsulated semiconductor assemblies
JP2015128194A (ja) 半導体装置
JPH0750312A (ja) 半導体装置およびその製造方法
JPH0732215B2 (ja) 半導体装置
JP2503685B2 (ja) ヒ―トシンク付半導体装置
JP2005191178A (ja) 半導体装置
JP3336982B2 (ja) 半導体装置およびその製造方法
JPS5852863A (ja) 半導体装置用リ−ドフレ−ム
JP2005019829A (ja) 半導体装置
JPS59177951A (ja) 半導体装置
US9706643B2 (en) Electronic device and method for manufacturing the same
KR960702678A (ko) 모울드된 리드프레임 및 그 제조방법(a molded lead frame and method of making same)
JP5569097B2 (ja) 半導体装置及びリードフレーム
JPS5916357A (ja) 半導体装置
JPS63224242A (ja) 熱伝達装置
JP3040235B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JPS61150354A (ja) 樹脂封止型半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JP2002261198A (ja) 自動車用電子回路装置及びそのパッケージ製造方法
JP4201060B2 (ja) 半導体装置、およびその製造方法
JPS59101843A (ja) 樹脂封止形電子部品
JPH04262562A (ja) 半導体装置
JPS58182256A (ja) 半導体装置の製造方法