JPS584310B2 - 半導体装置の試験方法 - Google Patents

半導体装置の試験方法

Info

Publication number
JPS584310B2
JPS584310B2 JP53146230A JP14623078A JPS584310B2 JP S584310 B2 JPS584310 B2 JP S584310B2 JP 53146230 A JP53146230 A JP 53146230A JP 14623078 A JP14623078 A JP 14623078A JP S584310 B2 JPS584310 B2 JP S584310B2
Authority
JP
Japan
Prior art keywords
jig
conductive contact
contact
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53146230A
Other languages
English (en)
Other versions
JPS5572876A (en
Inventor
渡辺眞人
緑川一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53146230A priority Critical patent/JPS584310B2/ja
Publication of JPS5572876A publication Critical patent/JPS5572876A/ja
Publication of JPS584310B2 publication Critical patent/JPS584310B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Description

【発明の詳細な説明】 本発明は集積回路(以下ICと略す)などの半導体装置
と外部回路との電気的接続を能率よく容易に行ないうる
試験方法及びその試験用接触治具に関するもので、主と
してリードレス・パッケージ型IC及びフラット・パッ
ケージ型ICを対象とする。
従来リードレス・パッケージ型ICやフラットパッケー
ジ型ICを試験する場合には第1図に示すような試験用
治具本体3の溝4にIC1の端子リード2を挿込み、そ
の上から蓋6で抑さえて固定する。
この状態で治具本体3の切り欠き部5を試験器のソケッ
ト(図示せず)に設けられたガイドにあてがい、治具本
体3を押圧すればソケットに設けられた複数のピンがI
C1の端子リード2に同時に導電接触し、IC1の特性
を試験することができる。
なお本図ではフラット・パッケージ型ICの場合を説明
したが、リードレス・パッケージ型ICも類似の治具を
用いて試験を行なっている。
このような方法ではICの着脱に非常に大きな工数がか
かり能率的でないという欠点がある。
本発明の目的は上記問題点を除去し、試験用接触治具を
用いて能率よく半導体装置の試験を行なう方法を提供す
ることにある。
本発明の他の目的は、前記従来治具の問題点を除去し、
能率よく半導体装置の試験を行ないうる試験用治具を提
供することにある。
本発明の特徴は半導体装置を収容したパッケージをソケ
ット上に載置して押圧することにより、弾性誘電体の表
面に導電接触部と導電回路を形成した試験用接触治具を
介して試験器とパッケージの端子部とを容易に電気的に
接続することにある。
本発明の他の特徴は、半導体装置を収容したパッケージ
をソケット上に載置し押圧することにより試験器とパッ
ケージの端子部とが容易に電気的に接続されるよう、導
電接触部と導電回路とが弾性誘電体の表面に形成されて
いることにある。
以下本発明を実施例により詳細に説明する。
第2図は本発明の一実施例を示すもので、試験用接触治
具13とリードレス型IC11とソケット18の分解斜
視図である。
接触治具13は、弾性誘電体基板140表面に、リード
レス型IC11の端子部12に対応する位置に第1の導
電接触部15と、ソケット18の端子リード20に対応
する位置に第2の導電接触部16と、第1の導電接触部
15から拡大して引き出され第2の導電接触部16に接
続する導電回路17が設けられている。
上記接触治具13を作製するには、弗素ゴムのような弾
性誘電体基板14の表面に銅(Cu)箔をエポキシ接着
剤で貼りつけ、通常のホト・エッチング法で前記第1及
び第2の導電接触部15,16とその両者を接続する導
電回路17を残し、他の部分を除去する。
このようにして所望のパターンが形成された銅箔に、通
常のメッキ法により、ニッケル下地メッキ及び金メッキ
を行なう。
以上のようにして接触治具13を作ることができる。
次に上記実施例を用いてICの試験を行なう方法につい
て説明する。
IC11を第2図に示すごとく端子部12を上側に向け
てソケット18のガイド穴19に挿入する。
ガイド穴19の深さは予めIC11の厚さより浅く作っ
ておく。
従ってIC11の端子部12はソケット18の表面より
上に出ている。
この状態で接触治具13を第2図に示すようにパターン
を形成した面を下側に向けてIC11の上に重ねる。
この時第1の導電接触部15は対応するIC11の端子
部12に、また第2の導電接触部16は対応するソケッ
ト18の端子リード20にそれぞれ接触するよう位置を
合わせる。
しかる後接触治具13を上から押圧すれば接触治具13
は弾性体により作られているので、■C11の端子部1
2と接触治具13の第1の導電接触部15及びソケット
18の端子リード20と接触治具13の第2の導電接触
部16とは完全に導電接触をなし従ってIC11と試験
回路は電気的に接続される。
なお接触治具13の位置合わせは通常用いられる方法で
よい。
例えば上下に動く押圧棒の先端に接触治具13を固着し
、押圧棒は位置を正確に調整されたガイドの中をスライ
ドさせる方法などで接触治具13の位置ぎめを行なうこ
とができる次に第3図に示すフラット・パッケージ型I
C11の試験を行なう場合について説明する。
この場合も前記実施例と全く同様に本発明を実施しうる
即ち第4図に示すように接触治具13の第1の導電接触
部15は、フラット・パッケージ型IC11の端子12
の先端部21に対応する位置に形成し、また接触治具1
3の中央部の、IC11の本体部22に対応する位置に
凹部23を設け、接触治具13でIC11の端子12を
押圧した時■C110本体部22が接触治具13に当ら
ないようにしておく。
このようにすれば、フラット・パッケージ型ICについ
ても前記リードレス・パッケージ型ICの場合と同様の
操作で試験を行なうことができる。
本発明は上記実施例に限らず、更に種々変形実施するこ
とができる。
例えば前記実施例における接触治具とICの位置を入れ
換えて、接触治具の上にICを載置し、押圧してもよい
また、本発明と、ICの自動供給・自動取出し装置を組
み合わせれば、容易にICの自動測定をなし得る。
以上説明したごとく、本発明によれば複雑な試験用治具
を必要とせず、簡単な操作で能率よく半導体装置の試験
を行なうことができる。
また接触治具はホト・エッチングでパターンを形成する
ので、微細化も可能である。
【図面の簡単な説明】
第1図は従来治具の分解斜視図、第2図は本発明の一実
施例を説明するための分解斜視図、第3図、第4図は他
の実施例を説明するための図面である。 11・・・・・・IC、12・・・・・・ICの端子、
13・・・・・・IC試験用接触治具、14・・・・・
・弾性誘電体基板、15・・・・・・第1の導電接触部
、16・・・・・・第2の導電接触部、17・・・・・
・導電回路、18・・・・・・ソケット、19・・・・
・・ガイド穴、20・・・・・・端子リード。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体装置を収容したパッケージの端子部に対応す
    る第一の導電接触部と、外部回路端子に対応する第2の
    導電接触部と、前記第1の導電接触部と前記第2の導電
    接触部とを電気的に接続する導電回路とを弾性誘電体の
    表面に形成した試験用接触治具と、前記パッケージとを
    押圧することにより、該パッケージの端子部と前記第1
    の導電接触部とを導電接触させると共に前記第2の導電
    接触部を該外部回路に接続して該パッケージに収容され
    た半導体装置の試験を行なうことを特徴とする半導体装
    置の試験方法。
JP53146230A 1978-11-27 1978-11-27 半導体装置の試験方法 Expired JPS584310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53146230A JPS584310B2 (ja) 1978-11-27 1978-11-27 半導体装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53146230A JPS584310B2 (ja) 1978-11-27 1978-11-27 半導体装置の試験方法

Publications (2)

Publication Number Publication Date
JPS5572876A JPS5572876A (en) 1980-06-02
JPS584310B2 true JPS584310B2 (ja) 1983-01-25

Family

ID=15403042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53146230A Expired JPS584310B2 (ja) 1978-11-27 1978-11-27 半導体装置の試験方法

Country Status (1)

Country Link
JP (1) JPS584310B2 (ja)

Also Published As

Publication number Publication date
JPS5572876A (en) 1980-06-02

Similar Documents

Publication Publication Date Title
US6215322B1 (en) Conventionally sized temporary package for testing semiconductor dice
US4340860A (en) Integrated circuit carrier package test probe
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US6392429B1 (en) Temporary semiconductor package having dense array external contacts
US5184285A (en) Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
KR100270888B1 (ko) 노운 굿 다이 제조장치
JPH0814603B2 (ja) 電気装置用の試験コネクタ
US6672882B2 (en) Socket structure for grid array (GA) packages
US6270356B1 (en) IC socket
US5175496A (en) Dual contact beam assembly for an IC test fixture
KR20000052513A (ko) 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법
JPS584310B2 (ja) 半導体装置の試験方法
JPH09320720A (ja) 接続装置
JPH0823015A (ja) ソルダーバンプを有するノウングッドダイの製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2979289B2 (ja) 高密度アレイ外部コンタクトを有する半導体試験用パッケージ
JP2003014813A (ja) 高周波数デバイスパッケージの取付け装置
TW200420202A (en) Chip carrier for testing electric performance of passive components and method for testing same
JPS6324453Y2 (ja)
KR100261942B1 (ko) 반도체 다이스를 테스팅하기 위한 방법
JPS6221016Y2 (ja)
KR100264907B1 (ko) 반도체 다이스를 테스팅하기 위한 장치
JPS6365660A (ja) 半導体集積回路装置
JPH09129330A (ja) 電子部品用ソケット
JPH083510B2 (ja) フィルムキャリア半導体装置の電気選別装置