JPS5842979B2 - デイジタル入回線試験器 - Google Patents
デイジタル入回線試験器Info
- Publication number
- JPS5842979B2 JPS5842979B2 JP14253177A JP14253177A JPS5842979B2 JP S5842979 B2 JPS5842979 B2 JP S5842979B2 JP 14253177 A JP14253177 A JP 14253177A JP 14253177 A JP14253177 A JP 14253177A JP S5842979 B2 JPS5842979 B2 JP S5842979B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- channel
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は時分割電話交換器におけるディジタル人回線試
験器に関するものである。
験器に関するものである。
電話交換器において回線と交換機装置との試験切分は装
置として、入回線試験架が用いられており、試験装置を
ここに設けられた試験用弾器に挿入し、この弾二吉フで
回線側に対しては閉塞信号を交換機側に は試験用
出トランクを接続し、該試験用出トランクと上記弾器で
切分けられた回線に設けられている入トランク間で信号
の授受を行ない人トランクを試験していた。
置として、入回線試験架が用いられており、試験装置を
ここに設けられた試験用弾器に挿入し、この弾二吉フで
回線側に対しては閉塞信号を交換機側に は試験用
出トランクを接続し、該試験用出トランクと上記弾器で
切分けられた回線に設けられている入トランク間で信号
の授受を行ない人トランクを試験していた。
なお、出トランクについては出トランクが収容された局
から相手局に対して信号を送出して試験が行なえるので
試験架を設ける必要はないが、切分は試験用に入回線試
験架と同様の回路が用いられている。
から相手局に対して信号を送出して試験が行なえるので
試験架を設ける必要はないが、切分は試験用に入回線試
験架と同様の回路が用いられている。
空間分割交換機においては上記回線切分は用弾器は回線
の導線を切分ければよいので極めて簡単に構成し得るが
、交換機が時分割交換機になる段階において、１個の導
体に複数個のチャネルが時分割多重化されて伝送される
ディジタル回線、特にＰＣＭ回線は直接時分割交換機に
入力されることになるため、時分割多重化されたディジ
タル回線例えばＰＣＭ回線に対してその中のチャネル対
応に試験できる入回線試験器が新らたに必要となってき
た。
の導線を切分ければよいので極めて簡単に構成し得るが
、交換機が時分割交換機になる段階において、１個の導
体に複数個のチャネルが時分割多重化されて伝送される
ディジタル回線、特にＰＣＭ回線は直接時分割交換機に
入力されることになるため、時分割多重化されたディジ
タル回線例えばＰＣＭ回線に対してその中のチャネル対
応に試験できる入回線試験器が新らたに必要となってき
た。
すなわち試験に際しては特定のチャネルのみを試験し、
他のチャネルには影響を与えないようにする必要がある
。
他のチャネルには影響を与えないようにする必要がある
。
この要求は従来の空間分割交換機を対象とする入回線試
験架では充足できず、新らたな試験回路が必要となって
きた。
験架では充足できず、新らたな試験回路が必要となって
きた。
本発明は他のチャネルに影響を与えずに特定チャネルの
試験の可能な時分割多重化されたディジタル回線特にＰ
ＣＭ回線用の入回線試験器を構威し、しかもＰＣＭ回線
対応に付力日するハードウェアを最小限とし、共通的に
試験回路を置いて経済的な構成とすることを目的とし、
さらに入回線試験の自動化に発展させようとするもので
ある。
試験の可能な時分割多重化されたディジタル回線特にＰ
ＣＭ回線用の入回線試験器を構威し、しかもＰＣＭ回線
対応に付力日するハードウェアを最小限とし、共通的に
試験回路を置いて経済的な構成とすることを目的とし、
さらに入回線試験の自動化に発展させようとするもので
ある。
この目的は、本発明によれば複数個のディジタル回線の
うちから試験すべき回線およびチャネルを指定する指定
線と、該指定線より指定された回線を引き込み、フレー
ム同期回路およびチャネルパルス発生器ならびにマルチ
フレーム同期回路ならびに信号ビット発生器が該引き込
まれた回線の指定されたチャネルに対してデータの抽出
および挿入を行なうドロッパインサータ回路を含む試験
装置とを具備し、上記指定線により試験すべき回線のチ
ャネルを選択指定し、該チャネル上のディジタル化され
た音声と信号とを抽出し、さらに該チャネルに別のディ
ジタル化された音声と信号とを挿入するディジタル入回
線試験器により達することができる。
うちから試験すべき回線およびチャネルを指定する指定
線と、該指定線より指定された回線を引き込み、フレー
ム同期回路およびチャネルパルス発生器ならびにマルチ
フレーム同期回路ならびに信号ビット発生器が該引き込
まれた回線の指定されたチャネルに対してデータの抽出
および挿入を行なうドロッパインサータ回路を含む試験
装置とを具備し、上記指定線により試験すべき回線のチ
ャネルを選択指定し、該チャネル上のディジタル化され
た音声と信号とを抽出し、さらに該チャネルに別のディ
ジタル化された音声と信号とを挿入するディジタル入回
線試験器により達することができる。
第１図および第２図は本発明の一実施例のブロック図で
あって、第１図において１−１〜１−２はＰＣＭ回線、
２はＰＣＭ回線接続装置、３は時分割交換器、１２１．
１２−２．１３−１ 。
あって、第１図において１−１〜１−２はＰＣＭ回線、
２はＰＣＭ回線接続装置、３は時分割交換器、１２１．
１２−２．１３−１ 。
１３−２はセレクタ、８，９はチャネル指定線、４．５
はドロッパ線、６，７はインサート線、１０．１１はＰ
ＣＭ回線指定線、１４は試験装置である。
はドロッパ線、６，７はインサート線、１０．１１はＰ
ＣＭ回線指定線、１４は試験装置である。
第２図は第１図の下方に接続される試験装置１４のブロ
ック図であって、２０は下り回線用ドロッパインサータ
回路、２１は２０と同様の構成の上り回線用ドロッパイ
ンサータ回路である。
ック図であって、２０は下り回線用ドロッパインサータ
回路、２１は２０と同様の構成の上り回線用ドロッパイ
ンサータ回路である。
なお２３はフレーム同期回路、２４はＰＣＭ回線と同回
線の中のチャネルとの指定線１９で指定したチャネル指
定のためのチャネルパルス発生器、２５は下り回線用の
通話信号のドロッパ回路、２６は信号用マルチフレーム
同期回路、２７は指定線１９で指定したチャネルに相当
する信号ビットパルス発生器、２８は下り回線用の信号
ビットのドロッパ回路、２９はチャネルパルス発生器２
４で指定したチャネルパルス位置に音声を挿入する回路
、３０は信号ビットパルス発生器２７で指定した信号ビ
ットパルス位置に信号を挿入する回路、３１は音声挿入
回路２９と信号挿入回路３０の出力の論理和をとる回路
であり、３３は信号ビットパルスと通話チャネルパルス
の論理和をとる回路、３５は回線より抽出した通話信号
、３８は回線より抽出した信号、３６は新らたに挿入す
る通話信号、３７は新らたに挿入する信号である。
線の中のチャネルとの指定線１９で指定したチャネル指
定のためのチャネルパルス発生器、２５は下り回線用の
通話信号のドロッパ回路、２６は信号用マルチフレーム
同期回路、２７は指定線１９で指定したチャネルに相当
する信号ビットパルス発生器、２８は下り回線用の信号
ビットのドロッパ回路、２９はチャネルパルス発生器２
４で指定したチャネルパルス位置に音声を挿入する回路
、３０は信号ビットパルス発生器２７で指定した信号ビ
ットパルス位置に信号を挿入する回路、３１は音声挿入
回路２９と信号挿入回路３０の出力の論理和をとる回路
であり、３３は信号ビットパルスと通話チャネルパルス
の論理和をとる回路、３５は回線より抽出した通話信号
、３８は回線より抽出した信号、３６は新らたに挿入す
る通話信号、３７は新らたに挿入する信号である。
５５゜５６．５７，５８は上り回線に対する３５，３６
゜３７．３８に相当する信号である。
゜３７．３８に相当する信号である。
５９はＤＡ変換器、６０はＡＤ変換器である。
６２はデコーダ、ｉｏ、１ｉはハイウェイを選択するた
めの制御線である。
めの制御線である。
この試験装置を使用しないときは、指定線１９に対して
、ＰＣＭ回線および同回線のチャネルの指定のための入
力が与えられず、従ってデコーダ６２から入力するハイ
ウェイ選択制御線１０，１１等の出力はすべて“Ｏｎで
ある。
、ＰＣＭ回線および同回線のチャネルの指定のための入
力が与えられず、従ってデコーダ６２から入力するハイ
ウェイ選択制御線１０，１１等の出力はすべて“Ｏｎで
ある。
第１図の回線１−１の下り回線について見ると、制御線
１０への出力は“０″であるので、セレクタ１２−１の
回線選択端子Ｌｓへの入力は“′Ｏ″であって、アンド
ゲートＡＧ３の出力は“０″、従ってアンドゲートＡＧ
、が導通状態、アンドゲートＡＧ２は非導通状態となっ
ている。
１０への出力は“０″であるので、セレクタ１２−１の
回線選択端子Ｌｓへの入力は“′Ｏ″であって、アンド
ゲートＡＧ３の出力は“０″、従ってアンドゲートＡＧ
、が導通状態、アンドゲートＡＧ２は非導通状態となっ
ている。
回線１−１の下り回線から入回線端子Ｌｉに入力するデ
ィジタル信号はアンドゲートＡＧ、およびオアゲートＯ
Ｇを経てそのまま出回線端子Ｌｏより交換機３に入力す
る。
ィジタル信号はアンドゲートＡＧ、およびオアゲートＯ
Ｇを経てそのまま出回線端子Ｌｏより交換機３に入力す
る。
回線１−１の上り回線についても、セレクタ１３−１が
セレクタ１２−１と全く同様に構成されているため、そ
の回線選択端子Ｌｓへは同じく“０”が入力しているの
で、交換機３よりその入回線端子Ｌｉに入力するディジ
タル信号はそのまま出回線端子Ｌｏを経て上り回線に送
られる。
セレクタ１２−１と全く同様に構成されているため、そ
の回線選択端子Ｌｓへは同じく“０”が入力しているの
で、交換機３よりその入回線端子Ｌｉに入力するディジ
タル信号はそのまま出回線端子Ｌｏを経て上り回線に送
られる。
また、上りおよび下り回線に設けられたスイッチ回路Ｓ
１．Ｓ２も線１０よりの入力が“０″であるため切断状
態となされ、回線１−１はドロッパ線４，５とは切断さ
れている。
１．Ｓ２も線１０よりの入力が“０″であるため切断状
態となされ、回線１−１はドロッパ線４，５とは切断さ
れている。
上記のように、通常は、ＰＣＭ回線接続装置２は、回線
に対して直通の状態にある。
に対して直通の状態にある。
本試験器によりあるハイウェイのあるチャネルの入回線
試験を行なうには、まず指定線１９からハイウェイおよ
びチャネルを指定する。
試験を行なうには、まず指定線１９からハイウェイおよ
びチャネルを指定する。
そうするとデコーダ６２から出力する制御線１０．１１
等のうち一本例えば１０の出力が４ｇ １ ｔ＋となり
、これに対応するハイウェイ例えば回線１−１を撰択す
る。
等のうち一本例えば１０の出力が４ｇ １ ｔ＋となり
、これに対応するハイウェイ例えば回線１−１を撰択す
る。
撰択されたハイウェイ１−１のスイッチ回路Ｓ、および
Ｓ２が閉じ下り回線がドロッパ線４に、上り回線がドロ
ッパ線５にも入力される。
Ｓ２が閉じ下り回線がドロッパ線４に、上り回線がドロ
ッパ線５にも入力される。
次に下り回線ではドロッパ線４よりの入力がフレーム同
期回路２３によりフレーム同期がとられ、フレームパル
スが検出される。
期回路２３によりフレーム同期がとられ、フレームパル
スが検出される。
これはチャネルパルス発生器２４に送られて、該発生器
２４のカウンタ回路により、指定線１９で指定したチャ
ネルのパルスが得られる。
２４のカウンタ回路により、指定線１９で指定したチャ
ネルのパルスが得られる。
音声、信号の抽出、挿入は次のように行なわれる。
回線１−１のセレクタ１２−１においては、制御線１０
の出力“１″が回線指定端子ＬｓよりアンドゲートＡＧ
３に加えられ、これを導通状態にしているが、試験を行
なう指定されたチャネル以外のチャネルに対しては、チ
ャネル指定線８の出力が“０”となるのでアンドゲート
ＡＧ３出力は“′Ｏ°′であり、従って前記のように入
回線端子Ｌｉよりの信号はそのまま、アンドゲートＡＧ
１を通り出回線端子Ｌｏに出力するが、上記のように指
定されたチャネルに対してはチャネル指定線８にチャネ
ルパルスが送出され、出力が“１″となり、これがチャ
ネル指定端子Ｔｓに加わるのでアンドゲートＡＧ３の出
力は“１″となり、従ってアンドゲートＡＧ１が非導通
、アンドゲートＡＧ２が導通状態となり、入回線端子Ｌ
ｉよりの入力が出回線端子Ｌｏに出力することを阻止す
るとともにそのときインサート線６よりインサート端子
Ｂｓに入力する通話、信号を出回線端子り。
の出力“１″が回線指定端子ＬｓよりアンドゲートＡＧ
３に加えられ、これを導通状態にしているが、試験を行
なう指定されたチャネル以外のチャネルに対しては、チ
ャネル指定線８の出力が“０”となるのでアンドゲート
ＡＧ３出力は“′Ｏ°′であり、従って前記のように入
回線端子Ｌｉよりの信号はそのまま、アンドゲートＡＧ
１を通り出回線端子Ｌｏに出力するが、上記のように指
定されたチャネルに対してはチャネル指定線８にチャネ
ルパルスが送出され、出力が“１″となり、これがチャ
ネル指定端子Ｔｓに加わるのでアンドゲートＡＧ３の出
力は“１″となり、従ってアンドゲートＡＧ１が非導通
、アンドゲートＡＧ２が導通状態となり、入回線端子Ｌ
ｉよりの入力が出回線端子Ｌｏに出力することを阻止す
るとともにそのときインサート線６よりインサート端子
Ｂｓに入力する通話、信号を出回線端子り。
に出力させる。
すなわち、指定されたチャネルにおいて、インサート線
６よりの信号が挿入される。
６よりの信号が挿入される。
信号がアウトスロット形式で構成されている場合は、第
２図に示すように、信号用マルチフレーム同期回路２６
でマルチフレーム同期をとり、信号ビットの時間パルス
を信号ビットパルス発生器２７で作り、信号ビットドロ
ッパ回路２８においてドロッパ線４からこれに対応する
信号を抽出して線３８に送出する。
２図に示すように、信号用マルチフレーム同期回路２６
でマルチフレーム同期をとり、信号ビットの時間パルス
を信号ビットパルス発生器２７で作り、信号ビットドロ
ッパ回路２８においてドロッパ線４からこれに対応する
信号を抽出して線３８に送出する。
一方、線１５−１より線３７を経て信号挿入回路３０に
転送保持されている新らたな信号情報を、信号ビットパ
ルス発生器２７より出力する信号ビットパルスにより抽
出して、論理和回路３１を経てインサート線６に送出す
る。
転送保持されている新らたな信号情報を、信号ビットパ
ルス発生器２７より出力する信号ビットパルスにより抽
出して、論理和回路３１を経てインサート線６に送出す
る。
このときチャネル指定のためチャネルパルス発生器２４
から発生され、送出されるチャネルパルスが論理和回路
３３を経てチャネル指定線８に送られ、セレクタ１２−
１においてチャネル指定端子Ｔｓにおいて受けられる。
から発生され、送出されるチャネルパルスが論理和回路
３３を経てチャネル指定線８に送られ、セレクタ１２−
１においてチャネル指定端子Ｔｓにおいて受けられる。
従って、アンドゲートＡＧ３はその２人力が“１′”と
なり、その出力が“１′となるからアンドゲートＡＧ１
は非導通、Ａｃ１が導通し、インサート線６から入力端
子Ｂｓに入力する信号パルスを下り回線に挿入する。
なり、その出力が“１′となるからアンドゲートＡＧ１
は非導通、Ａｃ１が導通し、インサート線６から入力端
子Ｂｓに入力する信号パルスを下り回線に挿入する。
上記は、上り回線についても同様に行なわれる。
なお、信号がインスロット形式で構成されている場合も
同様な構成で実現できる。
同様な構成で実現できる。
なお、音声の抽出、挿入も信号の場合と同様に行なうこ
とができる。
とができる。
回線よりの指定されたチャネルの音声は、通話信号のド
ロッパ回路２５においてチャネルパルス発生器２４のチ
ャネルパルスにより抽出され、線３５を経てＤＡ変換器
５９に達し、ここで音声に復号してアナログ信号線１８
より取出す。
ロッパ回路２５においてチャネルパルス発生器２４のチ
ャネルパルスにより抽出され、線３５を経てＤＡ変換器
５９に達し、ここで音声に復号してアナログ信号線１８
より取出す。
回線に新らたに挿入する音声はアナログ信号線１７より
入力させＡＤ変換器６０でディジタル信号に変えて、音
声挿入回路２９に転送し、これから回線に挿入する。
入力させＡＤ変換器６０でディジタル信号に変えて、音
声挿入回路２９に転送し、これから回線に挿入する。
入回線の試験はまず下り回線（出トランク側）に信号線
１５−１から閉塞信号を挿入し、次に上り回線の信号線
１５−２に起動信号を送出して、最終的に試験装置と入
トランクを接続して通話信号、信号ビットの導通と、入
トランク機能、課金送出機能を確認することができる。
１５−１から閉塞信号を挿入し、次に上り回線の信号線
１５−２に起動信号を送出して、最終的に試験装置と入
トランクを接続して通話信号、信号ビットの導通と、入
トランク機能、課金送出機能を確認することができる。
課金信号は信号線１６−２でモニタすることができる。
このような構成となっているから、ＰＣＭ回線対応には
回路構成の簡単なセレクタ（１２−Ｌｌ ２−２．１３
−１．１３−２）等最小限の金物で構成でき、試験装置
１４は共用することができ、経済的な構成となる。
回路構成の簡単なセレクタ（１２−Ｌｌ ２−２．１３
−１．１３−２）等最小限の金物で構成でき、試験装置
１４は共用することができ、経済的な構成となる。
また入回線試験器が全ディジタル回路で構成できるため
、試験を自動化することができる。
、試験を自動化することができる。
なお試験装置１４を挿入してから、フレーム同期、マル
チフレーム同期をとるために多少の時間が必要であるが
、もともとこの試験はオフラインで行なわれるので問題
はない。
チフレーム同期をとるために多少の時間が必要であるが
、もともとこの試験はオフラインで行なわれるので問題
はない。
フレーム同期、マルチフレーム同期の確立を制御装置に
知らせる線を追加して、同期確立を確認してから試験装
置を制御する必要がある。
知らせる線を追加して、同期確立を確認してから試験装
置を制御する必要がある。
なお、この入回線試験回路を呼対応の通話の導通試験に
応用することもできる。
応用することもできる。
このとき信号線の導通試験が不要なときは第２図の信号
に関する部分をとり除けばよい。
に関する部分をとり除けばよい。
なお同一ハイウェイ内のタイムスロット間の導通試験を
するためにはドロッパインサータ回路、試験装置を２ケ
ずつ用意しておけばよい。
するためにはドロッパインサータ回路、試験装置を２ケ
ずつ用意しておけばよい。
以上説明したように、本発明の構成により時分割多重化
回線に対してもチャネル単位に他チャネルに影響を与え
ることなく入回線の試験ができ、また経済的に構成でき
、さらにディジタル回路で構成できるので入回線試験を
自動化することができ、さらに局内の導通試験にも使え
るという利点がある。
回線に対してもチャネル単位に他チャネルに影響を与え
ることなく入回線の試験ができ、また経済的に構成でき
、さらにディジタル回路で構成できるので入回線試験を
自動化することができ、さらに局内の導通試験にも使え
るという利点がある。
第１図は本発明の一実施例のハイウェイと試験装置の接
続を表わすブロック図、第２図は同実施例の試験装置の
ブロック図である。 １−１〜１−２・・・・・・ＰＣＭ回線、２・・・・・
・ＰＣＭ回線接続装置、３・・・・・・時分割交換機、
１２−１゜１２−２．１３−１．１：３−２・・・・・
・セレクタ、８゜９・・・・・・チャネル指定線、４，
５・・・・・・ドロッパ線、６．７・・・・・・インサ
ート線、１０，１１・・・・・・ディジタル回線指定線
、１４・・・・・・試験装置、１５−１ 。 １５−２，１６−１．１６−２・・・・・・信号線、１
７゜１８・・・・・・アナログ信号線、１９・・・・・
・ディジタル回線（ハイウェイ）とチャネルの指定線、
２０・・・・・・下り回線用ドロッパインサータ回路、
２１・・・・・・上り回線用ドロッパインサータ回路、
２３・・・・・・フレーム同期回路、２４・・・・・・
チャネルパルス発生器、２５・・・・・・通話信号ドロ
ッパ回路、２６・・開信号用マルチフレーム同期回路、
２７・・・・・・信号ビットパルス発生器、２８・・・
・・・下り回線用信号ピットドロッパ回路、２９・・・
・・・音声挿入回路、３０・・・・・・信号挿入回路、
３Ｌ３３・・・・・・論理和回路、３５・・・・・・抽
出した通話信号、３８・・・・・・抽出した信号、３６
・・・・・・挿入する通話信号、３７・・・・・・挿入
する信号、５５．５６．５７．５８・・・・・・上り回
線用のインタフェース線、５９・・・・・・ＤＡ変換器
、６０・・・・・・ＡＤ変換器、６２・・・・・・デコ
ーダ。
続を表わすブロック図、第２図は同実施例の試験装置の
ブロック図である。 １−１〜１−２・・・・・・ＰＣＭ回線、２・・・・・
・ＰＣＭ回線接続装置、３・・・・・・時分割交換機、
１２−１゜１２−２．１３−１．１：３−２・・・・・
・セレクタ、８゜９・・・・・・チャネル指定線、４，
５・・・・・・ドロッパ線、６．７・・・・・・インサ
ート線、１０，１１・・・・・・ディジタル回線指定線
、１４・・・・・・試験装置、１５−１ 。 １５−２，１６−１．１６−２・・・・・・信号線、１
７゜１８・・・・・・アナログ信号線、１９・・・・・
・ディジタル回線（ハイウェイ）とチャネルの指定線、
２０・・・・・・下り回線用ドロッパインサータ回路、
２１・・・・・・上り回線用ドロッパインサータ回路、
２３・・・・・・フレーム同期回路、２４・・・・・・
チャネルパルス発生器、２５・・・・・・通話信号ドロ
ッパ回路、２６・・開信号用マルチフレーム同期回路、
２７・・・・・・信号ビットパルス発生器、２８・・・
・・・下り回線用信号ピットドロッパ回路、２９・・・
・・・音声挿入回路、３０・・・・・・信号挿入回路、
３Ｌ３３・・・・・・論理和回路、３５・・・・・・抽
出した通話信号、３８・・・・・・抽出した信号、３６
・・・・・・挿入する通話信号、３７・・・・・・挿入
する信号、５５．５６．５７．５８・・・・・・上り回
線用のインタフェース線、５９・・・・・・ＤＡ変換器
、６０・・・・・・ＡＤ変換器、６２・・・・・・デコ
ーダ。
Claims (1)
- １ 複数個のディジクル回線のうちから試験すべき回線
およびチャネルを指定する指定線と、該指定線より指定
された回線を引き込み、フレーム同期回路およびチャネ
ルパルス発生器ならびにマルチフレーム同期回路および
信号ビット発生器が該引き込まれた回線の指定されたチ
ャネルに対してデータの抽出および挿入を行なうドロッ
パインサータ回路を含む試験装置とを具備し、上記指定
線により試験すべき回線のチャネルを選択指定し、該チ
ャネル上のディジタル化された音声と信号とを抽出し、
さらに該チャネルに別のディジタル化された音声と信号
とを挿入することを特徴とするディジタル人回線試験器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14253177A JPS5842979B2 (ja) | 1977-11-28 | 1977-11-28 | デイジタル入回線試験器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14253177A JPS5842979B2 (ja) | 1977-11-28 | 1977-11-28 | デイジタル入回線試験器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5474616A JPS5474616A (en) | 1979-06-14 |
| JPS5842979B2 true JPS5842979B2 (ja) | 1983-09-22 |
Family
ID=15317515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14253177A Expired JPS5842979B2 (ja) | 1977-11-28 | 1977-11-28 | デイジタル入回線試験器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842979B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665560A (en) * | 1979-11-01 | 1981-06-03 | Nec Corp | Test system of time sharing multiplex line directly accommodated in time sharing exchanger |
| JPS56138394A (en) * | 1980-03-31 | 1981-10-28 | Nec Corp | Test system of time sharing exchanger spare system |
| JPS56147548A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Test method for digital subscriber line carrier system |
| JPS5840959A (ja) * | 1981-09-04 | 1983-03-10 | Hitachi Ltd | 時分割通話路試験用ハイウエイ引込方式 |
| JPS592476A (ja) * | 1982-06-28 | 1984-01-09 | Nec Corp | デジタル信号発生器試験方式 |
| JPS59152855U (ja) * | 1983-03-29 | 1984-10-13 | 日本電気株式会社 | ハイウエイモニタ装置 |
| JPS6072459A (ja) * | 1983-09-29 | 1985-04-24 | Oki Electric Ind Co Ltd | 信号モニタ方式 |
| JP2520147B2 (ja) * | 1988-01-08 | 1996-07-31 | 富士通株式会社 | 音声チャネルのデ―タ摘出／挿入回路 |
-
1977
- 1977-11-28 JP JP14253177A patent/JPS5842979B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5474616A (en) | 1979-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949355A (en) | Test access system for a digital loop carrier system | |
| KR920005224B1 (ko) | 교환장치 및 통신로 설정방법 | |
| JPS5842979B2 (ja) | デイジタル入回線試験器 | |
| Vaughan | Research Model for Time‐Separation Integrated Communication | |
| JPH07121031B2 (ja) | デジタルキヤリア施設を介して交換される交換システム加入者回線のプリカツトオ−バ照合方法および装置 | |
| CN1096773C (zh) | 用于专用通信发射装置的网络仿真器 | |
| NO923932L (no) | Telefonianordning for et telefonikommunikasjonsnettverk med fikserte stasjoner og uavhengige stasjoner | |
| JP3118730B2 (ja) | 加入者試験制御方式 | |
| CN108174312A (zh) | 一种vdf智能交叉装置及其交叉方法 | |
| JP2602356B2 (ja) | Ｉｓｄｎ遠隔加入者線収容装置試験方式 | |
| JP2917965B2 (ja) | Ｖ５通信回線における遠隔局加入者装置試験方法 | |
| JP2766039B2 (ja) | 遠隔加入者収容システムの監視試験方法 | |
| KR100247416B1 (ko) | 반향 제거기의 시험을 위한 채널별 데이터 지연 장치 | |
| JP2538082B2 (ja) | 発着信試験方法 | |
| JPH0750908B2 (ja) | Ｄチャネル抜出し・挿入回路 | |
| McDonald | Techniques for digital switching | |
| JPS6340519B2 (ja) | ||
| JPH0443465B2 (ja) | ||
| James et al. | Essex—a continuing research experiment in time-separation communication | |
| JPS6394797A (ja) | 遠隔加入者収容装置 | |
| JPS5995745A (ja) | 多重加入者系分岐插入方式 | |
| JPS628060B2 (ja) | ||
| Horrell | Digital communication systems technical control | |
| JPH02182035A (ja) | 伝送装置の集線方式 | |
| JPS6320067B2 (ja) |