JPS5839060A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS5839060A
JPS5839060A JP56138176A JP13817681A JPS5839060A JP S5839060 A JPS5839060 A JP S5839060A JP 56138176 A JP56138176 A JP 56138176A JP 13817681 A JP13817681 A JP 13817681A JP S5839060 A JPS5839060 A JP S5839060A
Authority
JP
Japan
Prior art keywords
emitter
transistor
layer
resistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56138176A
Other languages
Japanese (ja)
Other versions
JPH0224022B2 (en
Inventor
Masami Iwasaki
岩崎 政美
Hiroshi Sakurai
桜井 坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56138176A priority Critical patent/JPS5839060A/en
Publication of JPS5839060A publication Critical patent/JPS5839060A/en
Publication of JPH0224022B2 publication Critical patent/JPH0224022B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)

Abstract

PURPOSE:To prevent the damage of an emitter shortcircuiting part due to concentration of reverse recovery current flowing through a parasitic diode by forming an emitter electrode commonly connected to a plurality of emitter electrodes without connecting to the shortcircuiting part of emitter and base by utilizing a sheet resistor of an emitter layer. CONSTITUTION:Since a resistor 63 between the emitter and the base of a transistor 61 utilizes the sheet resistor of a P type layer 43 and a resistor 64 between the base and the emitter of a transistor 62 utilizes the sheet resistor of an N<+> type layer 484 since an emitter electrode 53 is not pressure connected through a buffer plate 52 to base and emitter shortcircuiting aluminum wire layer 51. In the state that a parasitic diode d between the layer 43 and an N<-> type layer 42, N<+> type layer 41 and resistors 65, 64 are connected in series between the collector and the emitter of the transistor 62, between the collector and the emitter is reversely biased, even if the diode d is forwardly biased, a reverse recovery current can be limited by the resistor 65.

Description

【発明の詳細な説明】 仁の発明は半導体装置に係り、特にエン、り短絡構造の
電力用素子に関する。
DETAILED DESCRIPTION OF THE INVENTION Jin's invention relates to a semiconductor device, and more particularly to a power element having a short-circuit structure.

第1図は一般的なダーリントントランジスタの等価回路
を示すもので、前段のNPN )ランジスタ1及び後段
のNPN )ランジスタ互のエミッタ・ベース間にはそ
れぞれ抵抗3,4が接続されている。これらの抵抗3,
4はトランジスタ!。
FIG. 1 shows an equivalent circuit of a general Darlington transistor, in which resistors 3 and 4 are connected between the emitters and bases of the NPN transistor 1 at the front stage and the NPN transistor 1 at the rear stage, respectively. These resistors 3,
4 is a transistor! .

Lの高温時でのコレクタ・エン、声量の漏れ電流ノ増加
、スイッチング速度の増加及びトランジスタ1,2の発
振等を防止するためのものである。第2図はこのダーリ
ントントランジスタ0半導体チッ!5を外囲器(セラミ
、クヶース)6内に封止した状態を示す断面図である。
This is to prevent an increase in the leakage current of the collector at a high temperature, an increase in the switching speed, and oscillation of the transistors 1 and 2. Figure 2 shows this Darlington transistor 0 semiconductor chip! 5 is a sectional view showing a state in which the device 5 is sealed in an envelope (ceramic, Kugasu) 6. FIG.

また、第3図は上記ダーリントントランジスタの具体的
な素子構造を基゛す断面図である。同図において、11
はIHl、12はこのN1層11上に形成された?QL
 J gはこのN112上に形成されたベースとなるP
層である。このP層ISには段差が設けられている。前
段のトランジスタlのエン、夕となるN”# J 4は
2層13内に形成され、この1層14と1層13はAI
(アルミニウム)電極配線層16によって短絡されてい
る。1−紘ペース電極である。一方、後段のトランジス
タJにおいては、エン、りとなる5個ON”’117 
$1  e I FIB # 16m  $784e1
8i#′iそれぞれ2層13上に突出形成されている。
Further, FIG. 3 is a sectional view based on a specific element structure of the Darlington transistor. In the same figure, 11
is IHl and 12 is formed on this N1 layer 11? QL
J g is the base P formed on this N112
It is a layer. This P layer IS is provided with a step. N''#J4, which is the first and last transistor of the previous stage, is formed in the second layer 13, and the first layer 14 and the first layer 13 are made of AI.
They are short-circuited by the (aluminum) electrode wiring layer 16. 1-Hiro pace electrode. On the other hand, in the subsequent transistor J, five transistors are ON,
$1 e I FIB #16m $784e1
8i#'i are formed protrudingly on the two layers 13, respectively.

このうちN”MI 1 a a とN118−との間に
はペースのP+層13が突出して設けられ、これら1層
11j4.111.とP113がA!電極配線層19に
より短絡されているe N”AI 18 t〜18s上
にはそれぞれニオ、り電極201〜20sが形成され、
またw+H11Il、 〜J ss及びN”@ J J
 、それぞれの隣接する2層13上にはペース電極21
1〜214が形成されている。
Among these, a P+ layer 13 of the pace is provided protrudingly between N"MI 1 a a and N118-, and these 1 layers 11j4, 111. and P113 are short-circuited by the A! electrode wiring layer 19 e N ``On the AI 18t~18s, niobium and nitride electrodes 201~20s are formed, respectively.
Also w+H11Il, ~J ss and N”@ J J
, a pace electrode 21 is placed on each adjacent two layers 13.
1 to 214 are formed.

上記エミッタ電極201〜20−及びAj電極配線層1
9には緩衝板22を介してエンツタ電極体2jが共通に
圧接接続されている。24は絶縁M(’810.)であ
る。一方、N”M 11の裏面にはAj層25及び緩衝
板26を介してコレクタ電極体27が接続固定されてい
る。なお、上記緩衝板22.26は共にMo (モリブ
デン)又はW(タングステン)で形成され、またエミッ
タ電極体23及びコレクタ電極体21は共にCu (銅
)で形成されている。
The emitter electrodes 201 to 20- and the Aj electrode wiring layer 1
Entrance electrode bodies 2j are commonly press-connected to 9 through a buffer plate 22. 24 is insulation M ('810.). On the other hand, a collector electrode body 27 is connected and fixed to the back surface of the N''M 11 via an Aj layer 25 and a buffer plate 26.The buffer plates 22 and 26 are both made of Mo (molybdenum) or W (tungsten). The emitter electrode body 23 and the collector electrode body 21 are both made of Cu (copper).

このダーリントントランジスタにおいては、前記トラン
ジスタ1,2のエン、り・ペース間の抵抗3.4はそれ
ぞれペースとなる2層13の横方向のシート抵抗を利用
している。そのため、トランジスタ1側においては、工
ζ、夕のN+#1g、と内I J mとの間にペースと
なる2層13が突出して設けられ、これらが表面におい
てムjt41i配線層1#により短絡される、新開エン
、夕短絡構造となっている。同様にトランジスタL側に
しいても、2層130段差部において、ペースの1層1
sと工jツタのN”f@ 14がAI電極配線層15に
よりて短絡されるエミッタ短絡構造となっている。
In this Darlington transistor, the resistances 3 and 4 between the gates and the pads of the transistors 1 and 2 utilize the lateral sheet resistances of the two layers 13 that serve as pads, respectively. Therefore, on the transistor 1 side, two layers 13 that serve as a pace are provided protrudingly between the wiring layer 1g and the wiring layer 1g, and these are short-circuited by the wiring layer 1# on the surface. The Shinkai engine has a short-circuit structure. Similarly, for the transistor L side, at the step part of the 2nd layer 130, the 1st layer 1 of the pace
An emitter short-circuit structure is formed in which N''f@14 of the ivy s and the ivy are short-circuited by the AI electrode wiring layer 15.

ところで、このダーリントントランジスタにおいて、後
段のトランジスタLでは、ペース・エン、声量の抵抗4
の他に、コレクタ・エミッタ間には、ベース領域(2層
13)をアノード、コレクタ領域(N]J J及びN+
#11)をカソードとする奇生ダイオードdが、第1図
に破線で示すようにカソードをコレクタ側に向けて等価
的に接続された状態となっている。
By the way, in this Darlington transistor, the transistor L in the latter stage has resistance 4 for pace and volume.
In addition, between the collector and emitter, the base region (2 layers 13) is the anode, the collector region (N] J and N+
A parasitic diode d having #11) as its cathode is equivalently connected with its cathode facing the collector side, as shown by the broken line in FIG.

従来、上記のような構造のダーリントントランジスタを
使用する場合には、上記抵抗4の抵抗値のみに注目して
ダイオードとしての存在は無視するか、あるいはとのダ
イオードdを積極的に利用するかの2つの方法があり、
特に積極的にダイオードdを利用する方法としては、こ
のダイオードdの面積を広くした高速フ′リーホか“ イリングダイオードとして用いるもの場ある。
Conventionally, when using a Darlington transistor with the above structure, one has to pay attention only to the resistance value of the resistor 4 and ignore its existence as a diode, or actively utilize the diode d. There are two methods,
In particular, as a method of actively utilizing the diode d, there is a method in which the area of the diode d is increased and the diode d is used as a high-speed freewheeling diode.

第4図は上記第1図に示すダーリントントランジスタを
4個用いた直流モータを駆動するためのモータドライブ
回路を示している0図において、Q1〜Q4はそれぞれ
ダーリントントランジスタで、d1〜d4はこれら各ダ
ーリントントランジスタQl−Q4の後段トランジスタ
のコレクタ・エン、り間に等価的に接続された寄生ダイ
オード、D1〜D4はこれら各寄生ダイオードd1〜d
4にそれぞれ並列的に接続される外部の高速フリーホイ
リングダイオード、Mは直流モータ、Lは励磁巻線、E
は電源である。この直流モータMの回転は、ダーリント
ントランジスタQ1〜Q4の各スイッチング期間及び各
位相を調整することにより制御されている0例えば、正
転状態ではダーリントントランジスタQl、Q4が共に
オンして電流11がトランジスタ1→励磁i1ML→%
−/M→トランジスタQ4のように図中集線矢印で示す
方向に流れ、これによって励磁巻線りにエネルギが蓄え
られ、その後トランジスタQ*、Qaのいずれか一方が
オフすると励磁巻線りに蓄えられたエネルギにより電流
I、、、1.が励磁巻線L→モータM→トランジスタQ
3→電源E→トランジスタQmのように図中点線矢印方
向にそれぞれ流れる。ζこで、まずトランジスタ9重 
FIG. 4 shows a motor drive circuit for driving a DC motor using four Darlington transistors shown in FIG. The parasitic diodes D1 to D4 are equivalently connected between the collectors and the edges of the downstream transistors of the Darlington transistors Ql-Q4.
external high-speed freewheeling diodes connected in parallel to 4, M is the DC motor, L is the excitation winding, and E
is the power supply. The rotation of this DC motor M is controlled by adjusting each switching period and each phase of Darlington transistors Q1 to Q4. For example, in a forward rotation state, both Darlington transistors Ql and Q4 are turned on and the current 11 is 1→excitation i1ML→%
-/M→Transistor Q4, the energy flows in the direction shown by the concentrated arrow in the figure, and as a result, energy is stored in the excitation winding, and then when either transistor Q* or Qa is turned off, energy is stored in the excitation winding. The energy generated causes a current I, , 1. is excitation winding L → motor M → transistor Q
3→power supply E→transistor Qm, the currents flow in the directions of the dotted line arrows in the figure. ζHere, first of all, 9 layers of transistors.
.

Q4が共にオンしていて直流モータMが正方向に゛回転
しているとする0次にトランジスタQsがオフ、トラン
ジスタQ4がオフになると、今迄流れてい大電流は寄生
ダイオードa=及び高速フリーホイリングダイオードD
3→寄生ダイオードd雪及び高速フリーホイリングダイ
オードD、を流れる0次に再びトランジスタQ1がオン
すると、その直後トランジスタQ1に流れ始めた電流は
励磁巻線りに向かわずダイオードd、、D、の逆回復電
流として流れる。このため、これらダイオードdlpD
1が回復するまでの間、トランジスタQ1には直流電源
Eの電圧の殆んどが加わり大きな値の電流が発生するの
で、これらダイオードdleDlの回復時間が長いとト
ランジスタQsがその安全動作領域からはずれて動作し
、その結果トランジスタQ1は破壊するに到る。
Assuming that both Q4 are on and the DC motor M is rotating in the forward direction, when the zero-order transistor Qs turns off and transistor Q4 turns off, the large current that has been flowing up until now is caused by the parasitic diode a and the high-speed free Wheeling diode D
3 → 0 flowing through the parasitic diode d and the high-speed freewheeling diode D, When the transistor Q1 is turned on again, the current that immediately started flowing through the transistor Q1 does not flow toward the excitation winding, but flows through the diode d,, D, Flows as reverse recovery current. Therefore, these diodes dlpD
1, most of the voltage of the DC power supply E is applied to the transistor Q1 and a large current is generated. As a result, transistor Q1 is destroyed.

ところで、上記外部の高速7リーホイリングダイオード
DI−D、としては一般に高速ダイオードが用いられて
おり、ダイオードの回復時間は極めて短かい、しかしな
がら、各トランジスタ91〜Q4内の寄生ダイオードd
1〜d4はトランジスタのコレクタ飽和電圧VcI(s
at)の改良及び(し、ト面積当りの電流増幅率を高く
とるためにライフタイムが長くなるように設計されてお
り、外部の高速フリーホイリングダイオードD1〜D4
に比較して同一面積、同一逆電流値の条件下では回復時
間が長い、このために上記ダイオードdlsDlに逆回
復電流が流れると、ダイオードDIが先に回復して、こ
の後ダイオードd1のみに逆回復電流が流れることにな
る。どの逆回復電流がトランジスタのオン時のペース電
流と同様な動作で、電流増幅された過大な逆回復電流と
なり、コレクタ電流Icとして工Zツタ領域1a4.1
g、に流れ込み、これによってエンツタの電流集中が発
生し、上記トランジスタQ1が破壊してしまうという欠
点がある。
By the way, a high-speed diode is generally used as the external high-speed 7-way wheeling diode DI-D, and the recovery time of the diode is extremely short. However, the parasitic diode d in each transistor 91 to Q4
1 to d4 are the transistor collector saturation voltage VcI(s
It is designed to have a long lifetime due to improvements in at) and a high current amplification factor per area, and external high-speed freewheeling diodes D1 to D4.
The recovery time is longer under the conditions of the same area and the same reverse current value compared to the above.For this reason, when the reverse recovery current flows through the diode dlsDl, the diode DI recovers first, and then only the diode d1 has a reverse recovery time. A recovery current will flow. Which reverse recovery current operates in the same manner as the pace current when the transistor is turned on, and becomes an excessive reverse recovery current that is current amplified, and is converted into the collector current Ic in the Z vine region 1a4.1.
This has the disadvantage that current concentration occurs in the transistor Q1 and destroys the transistor Q1.

この発明は上記実情に鑑みてなされたもので、その目的
は、寄生ダイオードに流れる逆回復電流の集中による工
t、タ短絡部の破壊を防止できるようにし大信頼性の高
い半導体装置を提供することにある。
This invention has been made in view of the above-mentioned circumstances, and its purpose is to provide a highly reliable semiconductor device that can prevent damage to short-circuited parts due to concentration of reverse recovery current flowing in parasitic diodes. There is a particular thing.

以下、図面を参照してこの発明の一実施例を説明゛する
。第5図紘〆−リントントランジスタの平面図、第6図
は第5図OA −A’線に沿った断面図、第7図は上記
ダーリントントランジスタされた!’nl、4jはこの
N142上に形成されたペースとなるP層である。この
1層43には段差が設けられている。第7図のトランジ
スタ61の工Z、夕となる内44は2層43内に形成さ
れ、N+Nl−44と1層43とは段差部においてAj
電極配線層45により短絡されている。
An embodiment of the present invention will be described below with reference to the drawings. Fig. 5 is a plan view of the Hiroshima-Lington transistor, Fig. 6 is a sectional view taken along line OA-A' in Fig. 5, and Fig. 7 is a plan view of the above-mentioned Darlington transistor! 'nl, 4j is a P layer forming a pace formed on this N142. This one layer 43 is provided with a step. In the structure Z of the transistor 61 in FIG.
They are short-circuited by the electrode wiring layer 45.

46はペース電極である。一方、第7図のトランジスタ
62のエン、りとなる4個の耐層481゜48m a4
8s 6484はそれぞれ2層43上に突出形成されて
いる。これら内4g 1〜484のそれぞれの上にはエ
ン、り電極49゜〜494が形成され、またこれら工さ
、夕電極491〜4#4間の1層4J上にはペース電極
50x〜50sがそれぞれ形成されている。そして、N
”J14 II 、〜484の中で最右端のN1484
においては、工ζツタ電極494を接続した領域以外の
領域の一部がAJ配線層51を介してペースとなる1層
43に接続されている。
46 is a pace electrode. On the other hand, the four breakdown layers 481°48m a4 serve as the edges of the transistor 62 in FIG.
8s 6484 are formed protrudingly on the two layers 43, respectively. On top of each of these 4g 1 to 484 are formed electrodes 49° to 494, and on top of the first layer 4J between these electrodes 491 to 4#4 are pace electrodes 50x to 50s. each formed. And N
"J14 II, the rightmost N1484 among ~484
In this case, a part of the area other than the area to which the vine electrode 494 is connected is connected to the first layer 43 serving as a pace via the AJ wiring layer 51.

そして、エン、夕電極4g、〜494には緩衝板52を
介して一個のエン、夕電極体53が共通に圧接接続され
ている。一方、N”II 41の裏面にはAn層54及
び緩衝板55を介してコレクタ電極体56が接続固定さ
れている。5rは絶縁膜(S!O,)である、上記緩衝
板52.55は共にMo、又11wで形成され、また、
エン、り電極体53及びコレクタ電極体56は共にCu
で形成されている。なお、第5図において、10はAノ
配線層51及びペース電極50罵〜SOSを含む配線を
示す。
One engine and evening electrode body 53 is commonly press-connected to the engine and evening electrodes 4g to 494 via a buffer plate 52. On the other hand, a collector electrode body 56 is connected and fixed to the back surface of the N''II 41 via an An layer 54 and a buffer plate 55. 5r is an insulating film (S!O,), and the buffer plates 52 and 55 are are both made of Mo and 11w, and
Both the electrode body 53 and the collector electrode body 56 are made of Cu.
It is formed of. In FIG. 5, reference numeral 10 indicates a wiring including an A wiring layer 51 and a space electrode 50 to SOS.

このダーリントントランジスタにおいては、トランジス
タ61のエン、り・ペース間の抵抗63は、従来と同様
に第6図の1層43のシート抵抗を利用している。一方
、トランジスタリのペース・工電、タ関の抵抗64は、
ペース・工ずツタ関短絡用のムノ配線層61に緩衝板s
2を介してニオ、り電極体6Sが圧接接続されていない
ため、N+7148 aのシート抵抗が利用されている
。すなわち、トランジスタ62のコレクタ・エミ、り間
には、前述したような2層43とN142及びN”71
4 Jとの間の寄生ダイオードdと共に抵抗65(すな
わち抵抗64)が直列に接続された状態になっている。
In this Darlington transistor, the resistance 63 between the lead and the back of the transistor 61 uses the sheet resistance of one layer 43 in FIG. 6, as in the conventional case. On the other hand, the resistance 64 of Transistory's pace, Koden, and Taseki is,
A buffer plate s is installed on the muno wiring layer 61 for pace/works Tsutaseki short circuit.
Since the electrode body 6S is not press-connected through the electrode 2, a sheet resistance of N+7148a is used. That is, between the collector and emitter of the transistor 62, there are the two layers 43, N142 and N"71 as described above.
A resistor 65 (that is, a resistor 64) is connected in series with a parasitic diode d between the resistor 4 and the resistor 64.

従って、コレクタ・ニオ、り関が逆方向にバイアスされ
寄生ダイオードdが順方向にバイアスされた状態となっ
ても抵抗65によシ逆回復電流が制限されるため、エミ
ッタ短絡部の破壊を防止できるものである。
Therefore, even if the collector diodes are biased in the reverse direction and the parasitic diode d is biased in the forward direction, the reverse recovery current is limited by the resistor 65, preventing destruction of the emitter short circuit. It is possible.

同、上記実施例においては、NPN ) 5ンジスタ6
1.62からなるダーリントントランジスタについて説
明し九が、これに限定するものではな(、PNPダーリ
ントントランジスタまたはシングルのNPN )ランジ
スタあるいはPNP )ランジスタであってもよく、さ
ら−にサイリスタにも適用することも可能である。また
、工i、り電極491〜494とエミッタ電極体53と
の接続は、圧接接続に限らず半田付けでもよいことは勿
論である。
Similarly, in the above embodiment, NPN) 5 transistor 6
1.62 describes a Darlington transistor, but is not limited to this (PNP Darlington transistor or single NPN) transistor or PNP) transistor, and may also be applied to a thyristor. is also possible. Furthermore, it goes without saying that the connection between the electrodes 491 to 494 and the emitter electrode body 53 is not limited to pressure contact, but may also be soldered.

以上のようにこの発明によれば、複数のエミ。As described above, according to this invention, there are multiple emies.

夕電極に共通接続されるエミ、り電極体をエミッタ・ベ
ースの短絡部に接続させることなく、工t、タ屡のシー
ト抵抗を利用する構成としたので、寄生ダイオードによ
り発生する多大な逆回復電流を制限することができ、エ
ミ、り・ベースの短絡部における破壊を防止できる。
The emitter and rear electrode bodies commonly connected to the emitter and base electrodes are not connected to the shorted part of the emitter and base, but the structure utilizes the sheet resistance of the emitter and the base, which eliminates the large amount of reverse recovery caused by parasitic diodes. It is possible to limit the current and prevent damage at short-circuited parts of the emitter, ri, and base.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はダーリントントランジスタを示す回路図、第2
図は上記トランジスタの半導体チップを外囲器に封止し
た状態を示す断面図、第3図は従来のダーリントントラ
ンジスタの素子構造を示す断面図、第4図はダーリント
ントランジスタを用いた毫−タドライブ回路の構成図、
第5図はこの発明の一実施例に係るダーリントントラン
ジスタの素子構造を示す平面図、第6図は第5図のムー
A′線に沿った断面図、第7図は上記ダーリントントラ
ンジスタの等価回路図である。 42・・・N一層、4J・・・P層、481〜484・
・・N4M <エミッタ)、4jt〜494・・・エミ
、り電極、’、1..<1・−AI配線層、SS−・・
工<、夕電極体、61.仁!・・・NPN )ランジス
タ、63゜54(SS)・・・抵抗、d・・・寄生ダイ
オード。 出願人代理人  弁理士 鈴 江 武 彦第1図 第3図 、13s  *56・Ll・178 特許庁長官   島 1)春 樹 殿 2、発明の名称 半導体装置 3、補正をする者 事件−との関係  特許出願人 (307)東京芝浦電気株式会社 4、代理人 5、自発補正 特許請求の範囲を別紙の通り訂正する。 平面を有する第一導電型層の平面上に複数のメサ型第二
導電型層を形成してなる半導体本体と、前記第二導電型
層それぞれの上に形成された金属電極層と、前記複数の
第二導電型層のうち少なくとも1個の導電型層において
、@記金属電極層が接続された領域以外の領域の一部と
前記第一導電型層とを接続する金属配線層と。 前記複数の金属電極層に対して共通に接続された金属電
極体とを具備したことを特徴とする半導体装置。
Figure 1 is a circuit diagram showing a Darlington transistor, Figure 2 is a circuit diagram showing a Darlington transistor.
The figure is a cross-sectional view showing the semiconductor chip of the above transistor sealed in an envelope, FIG. 3 is a cross-sectional view showing the element structure of a conventional Darlington transistor, and FIG. Circuit diagram,
FIG. 5 is a plan view showing the element structure of a Darlington transistor according to an embodiment of the present invention, FIG. 6 is a sectional view taken along line A' in FIG. 5, and FIG. 7 is an equivalent circuit of the Darlington transistor. It is a diagram. 42...N single layer, 4J...P layer, 481-484.
...N4M<emitter), 4jt~494...emitter, electrode,',1. .. <1.-AI wiring layer, SS-...
Engineering<, evening electrode body, 61. Jin! ...NPN) transistor, 63°54 (SS)...resistance, d...parasitic diode. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 3, 13s *56・Ll・178 Commissioner of the Patent Office Shima 1) Haruki Tono2, Name of invention semiconductor device 3, Person making amendment case- Related Patent Applicant (307) Tokyo Shibaura Electric Co., Ltd. 4, Agent 5, voluntarily amended the scope of the patent claims as shown in the attached document. a semiconductor body formed by forming a plurality of mesa-type second conductivity type layers on a plane of a first conductivity type layer having a plane; a metal electrode layer formed on each of the second conductivity type layers; and a metal electrode layer formed on each of the second conductivity type layers; A metal wiring layer connecting the first conductivity type layer to a part of a region other than the region connected to the metal electrode layer in at least one conductivity type layer among the second conductivity type layers. A semiconductor device comprising: a metal electrode body commonly connected to the plurality of metal electrode layers.

Claims (1)

【特許請求の範囲】[Claims] 平面を有する第一導電型層の平面上に複数の第二導電型
層を形成してなる半導体本体と、前記第二導電型層それ
ぞれの上に形成された金属電極層と、前記複数の第二導
電型層のうち少なくとも1個の導電型層において、前記
金属電極層が接続された領域以外の領域の一部と前記第
一導電型層とを接続する金属配線層と、前記複数の金属
電極層に対して共通に接続された金属電極体とを具備し
たことを特徴とする半導体装置・
a semiconductor body formed by forming a plurality of second conductivity type layers on a plane of a first conductivity type layer having a plane; a metal electrode layer formed on each of the second conductivity type layers; and a metal electrode layer formed on each of the second conductivity type layers; In at least one conductivity type layer among the two conductivity type layers, a metal wiring layer connecting a part of a region other than the region connected to the metal electrode layer and the first conductivity type layer; A semiconductor device characterized by comprising a metal electrode body commonly connected to an electrode layer.
JP56138176A 1981-09-02 1981-09-02 Semiconductor device Granted JPS5839060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56138176A JPS5839060A (en) 1981-09-02 1981-09-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138176A JPS5839060A (en) 1981-09-02 1981-09-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5839060A true JPS5839060A (en) 1983-03-07
JPH0224022B2 JPH0224022B2 (en) 1990-05-28

Family

ID=15215816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138176A Granted JPS5839060A (en) 1981-09-02 1981-09-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5839060A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310055A (en) * 1986-07-01 1988-01-16 Ube Ind Ltd Pouring method for molten metal
JP2009225570A (en) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd Power conversion device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614417U (en) * 1991-05-30 1994-02-25 自動車部品工業株式会社 Blow-by gas recirculation system for engines

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019036A (en) * 1973-06-21 1975-02-28
JPS5727052A (en) * 1980-07-25 1982-02-13 Nec Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019036A (en) * 1973-06-21 1975-02-28
JPS5727052A (en) * 1980-07-25 1982-02-13 Nec Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310055A (en) * 1986-07-01 1988-01-16 Ube Ind Ltd Pouring method for molten metal
JPH0356827B2 (en) * 1986-07-01 1991-08-29
JP2009225570A (en) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd Power conversion device

Also Published As

Publication number Publication date
JPH0224022B2 (en) 1990-05-28

Similar Documents

Publication Publication Date Title
JP3074736B2 (en) Semiconductor device
JP3492666B2 (en) ESD protection circuit for semiconductor device
JPS63172454A (en) Semiconductor integrated circuit
JPH0793383B2 (en) Semiconductor device
JP3172642B2 (en) Semiconductor device
JPH05129532A (en) Power semiconductor device with backward-voltage protective circuit
JPS5839060A (en) Semiconductor device
JPH047097B2 (en)
JPH0282533A (en) Bipolar transistor
JP3083881B2 (en) Surge protection element
JP3469730B2 (en) Semiconductor element
JPH0712045B2 (en) Current detection element
JPH0715010A (en) Protective circuit of semiconductor device
JPH02206174A (en) P-channel insulated-gate bipolar transistor
JPS586312B2 (en) handmade seaweed
JPH06151716A (en) Semiconductor integrated circuit device
JP2901275B2 (en) Semiconductor integrated circuit device
JPS58220470A (en) Semiconductor device
JPS58110072A (en) Semiconductor device
JPS62179756A (en) Semiconductor device
JPH03108726A (en) Overcurrent limiting type semiconductor device
JP3248383B2 (en) Semiconductor device
JPH0342680Y2 (en)
JPH01186664A (en) Input circuit
JP3131694B2 (en) Power transistor device