JPH0342680Y2 - - Google Patents

Info

Publication number
JPH0342680Y2
JPH0342680Y2 JP17011182U JP17011182U JPH0342680Y2 JP H0342680 Y2 JPH0342680 Y2 JP H0342680Y2 JP 17011182 U JP17011182 U JP 17011182U JP 17011182 U JP17011182 U JP 17011182U JP H0342680 Y2 JPH0342680 Y2 JP H0342680Y2
Authority
JP
Japan
Prior art keywords
region
base
transistor
high concentration
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17011182U
Other languages
Japanese (ja)
Other versions
JPS5974745U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17011182U priority Critical patent/JPS5974745U/en
Publication of JPS5974745U publication Critical patent/JPS5974745U/en
Application granted granted Critical
Publication of JPH0342680Y2 publication Critical patent/JPH0342680Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はダーリントントランジスタ、特に保護
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
[Detailed description of the invention] (a) Industrial application field The present invention relates to an improvement of a Darlington transistor, particularly a Darlington transistor incorporating a Zener diode for protection.

(ロ) 従来技術 従来のダーリントントランジスタは第1図に示
す如く、共通コレクタ領域を形成するN型シリコ
ン半導体基板1と、基板1表面に設けられ第1の
トランジスタ15を構成するP型の第1ベース領
域2およびN+型の第1エミツタ領域3と、基板
1表面に設けられ第2のトランジスタ16を構成
するP型の第2ベース領域4およびN+型の第2
エミツタ領域5と、基板1表面に設けたN型高濃
度領域6と第1エミツタ領域3から第1ベース領
域2を横切つて延在するP+型高濃度領域7とで
形成される第1ツエナーダイオード8と、同様に
N型高濃度領域6と第2エミツタ領域5から第2
ベース領域4を横切つて延在するP+型高濃度領
域7とで形成される第2のツエナーダイオード9
と、ペレツト周辺に設けたN+型のチャンネルス
トツプ領域10と、第1ベース領域2にオーミツ
ク接触するベース電極11と、第1エミツタ領域
3および第2ベース領域4を接続する接続電極1
2と、第2エミツタ領域5にオーミツク接触する
エミツタ電極13と、チヤンネルストツプ領域1
0に一端をオーミツク接触し内側に延在されたシ
ールド電極14より構成されている。
(b) Prior Art As shown in FIG. 1, a conventional Darlington transistor includes an N-type silicon semiconductor substrate 1 forming a common collector region, and a P-type first transistor 15 provided on the surface of the substrate 1. A base region 2 and an N + type first emitter region 3, a P type second base region 4 provided on the surface of the substrate 1 and constituting the second transistor 16, and an N + type second
A first emitter region 5 formed by an N type high concentration region 6 provided on the surface of the substrate 1 and a P + type high concentration region 7 extending from the first emitter region 3 across the first base region 2. Zener diode 8, similarly N-type high concentration region 6 and second emitter region 5 to second
A second Zener diode 9 formed by a P + type high concentration region 7 extending across the base region 4
, an N + type channel stop region 10 provided around the pellet, a base electrode 11 in ohmic contact with the first base region 2, and a connecting electrode 1 connecting the first emitter region 3 and the second base region 4.
2, an emitter electrode 13 in ohmic contact with the second emitter region 5, and a channel stop region 1.
The shield electrode 14 has one end in ohmic contact with the shield electrode 14 and extends inward.

斯上の構造を有するダーリントントランジスタ
は第2図に示す如く、ダーリントン接続した第1
トランジスタTr1と第2トランジスタTr2と、第
1および第2トランジスタTr1・Tr2のベースと
コレクタ間に接続された第1ツエナーダイオード
ZD1および第2ツエナーダイオードZD2より成る回
路構成となる。
The Darlington transistor having the above structure has a Darlington connected first transistor as shown in FIG.
A first Zener diode connected between the transistor T r1 and the second transistor T r2 and the bases and collectors of the first and second transistors T r1 and T r2 .
The circuit configuration consists of Z D1 and a second Zener diode Z D2 .

斯上のダーリントントランジスタは第1および
第2ツエナーダイオード8,9が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タにL負荷を接続した場合、L負荷で発生する高
電圧が第1ツエナーダイオード8を介して前段の
ドライブ用MOSICを破壊するおそれがあつた。
In the above Darlington transistor, the first and second Zener diodes 8 and 9 are set to the same Zener voltage, so when an L load is connected to the Darlington transistor, the high voltage generated at the L load is applied to the first Zener diode 8. There was a risk that the previous stage drive MOSIC could be destroyed.

(ハ) 目的 本考案によるダーリントントランジスタは第3
図の如く、共通コレクタ領域21となる一導電型
の半導体基板22と、第1のトランジスタ37を
構成する第1ベースおよびエミツタ領域23,2
4と、第2のトランジスタ38を構成する第2ベ
ースおよびエミツタ領域25,26と、第2ベー
ス領域25に隣接して基板22表面に設けた一導
電型の高濃度領域27と、第1ベース領域23表
面に設け共通コレクタ領域21に達する逆導電型
の高濃度領域28と共通コレクタ領域21とで形
成される第1ツエナーダイオード29と、第2ベ
ース領域25表面に設け一導電型の高濃度領域2
7に達する逆導電型の高濃度領域28と一導電型
の高濃度領域27とで形成される第2ツエナーダ
イオード30と、ベース電極31接続電極32お
よびエミツタ電極33より構成され、第1のツエ
ナーダイオード29のツエナー電圧を第2のツエ
ナーダイオード30より大きく設定することに特
徴を有する。
(c) Purpose The Darlington transistor according to the present invention is the third
As shown in the figure, a semiconductor substrate 22 of one conductivity type which becomes a common collector region 21, and first base and emitter regions 23 and 2 which constitute a first transistor 37 are shown.
4, second base and emitter regions 25 and 26 constituting the second transistor 38, a high concentration region 27 of one conductivity type provided on the surface of the substrate 22 adjacent to the second base region 25, and a first base A first Zener diode 29 is formed of the common collector region 21 and a high concentration region 28 of opposite conductivity type provided on the surface of the region 23 and reaches the common collector region 21; and a high concentration region of one conductivity type provided on the surface of the second base region 25. Area 2
A second Zener diode 30 is formed of a high concentration region 28 of opposite conductivity type reaching 7 and a high concentration region 27 of one conductivity type, a base electrode 31 connection electrode 32 and an emitter electrode 33, A feature is that the Zener voltage of the diode 29 is set higher than that of the second Zener diode 30.

(ホ) 実施例 本考案に依るダーリントントランジスタは第3
図に示す如く、共通コレクタ領域21となるN型
のシリコン半導体基板22、基板22表面に二重
拡散で形成された前段の第1のトランジスタ37
を構成するP型の第1ベース領域23およびN+
型の第1エミツタ領域24と、第1のトランジス
タ37に隣接して基板22表面に二重拡散して設
けた後段の第2のトランジスタ38を構成するP
型の第2ベース領域25およびN+型の第2エミ
ツタ領域26と、基板22表面に第2ベース領域
25を囲む様に隣接してイオン注入により設けた
N型の高濃度領域27と、第1エミツタ領域24
端より基板22表面を延在され第1ベース領域2
3を横切つて共通コレクタ領域21に達する選択
拡散によるP+型の高濃度領域28と共通コレク
タ領域21とで形成される第1ツエナーダイオー
ド29と、第2エミツタ領域26端より基板22
表面を延在され第2ベース領域25を横切つてN
型の高濃度領域27に達する選択拡散によるP+
型の高濃度領域28とN型の高濃度領域27とで
形成される第2ツエナーダイオード30と、ペレ
ツト周辺に設けたエミツタ拡散時に形成される
N+型のチヤンネルストツプ領域34と、第1ベ
ース領域23にオーミツク接触する蒸着アルミニ
ウムのベース電極31と、第1エミツタ領域24
および第2ベース領域25とを接続する酸化膜3
5上に延在された蒸着アルミニウムの接続電極3
2と、第2エミツタ領域26にオーミツク接触す
るエミツタ電極33と、チヤンネルストツプ領域
34に一端をオーミツク接触し酸化膜35上を内
側に延在されたシールド電極36より構成されて
いる。
(E) Example The Darlington transistor according to the present invention is the third example.
As shown in the figure, an N-type silicon semiconductor substrate 22 serving as a common collector region 21, and a first transistor 37 in the previous stage formed by double diffusion on the surface of the substrate 22.
P-type first base region 23 and N +
The first emitter region 24 of the type and the second transistor 38 of the second stage, which is provided by double diffusion on the surface of the substrate 22 adjacent to the first transistor 37, are
type second base region 25 and N + type second emitter region 26; 1 emitter area 24
The first base region 2 extends over the surface of the substrate 22 from the end.
The first Zener diode 29 is formed of the common collector region 21 and a P + type high concentration region 28 by selective diffusion that crosses the common collector region 21 and crosses the second emitter region 26.
N extending across the surface and across the second base region 25
P + due to selective diffusion reaching the high concentration region 27 of the mold
A second Zener diode 30 is formed by a type high concentration region 28 and an N type high concentration region 27, and an emitter provided around the pellet is formed during diffusion.
an N + type channel stop region 34 , a base electrode 31 of vapor-deposited aluminum in ohmic contact with the first base region 23 , and a first emitter region 24 .
and the oxide film 3 connecting with the second base region 25
connection electrode 3 of vapor-deposited aluminum extended over 5;
2, an emitter electrode 33 in ohmic contact with the second emitter region 26, and a shield electrode 36 having one end in ohmic contact with the channel stop region 34 and extending inwardly over an oxide film 35.

本考案の特徴は第1ツエナーダイオード29の
ツエナー電圧を第1P+型高濃度領域28と低濃度
の共通コレクタ領域21とで形成されるPN接合
で決定し、共通コレクタ領域21の不純物濃度が
低いことを利用して第2ツエナーダイオード30
より高く設定している。即ち第2ツエナーダイオ
ード30はN型高濃度領域27とP+型高濃度領
域28とのPN接合で形成され、両者の濃度を約
60Vのツエナー電圧になる様に設定している。こ
のとき第1ツエナーダイオード29のツエナー電
圧は約120〜130Vになる。
The feature of the present invention is that the Zener voltage of the first Zener diode 29 is determined by the PN junction formed by the first P + type high concentration region 28 and the low concentration common collector region 21, and the impurity concentration of the common collector region 21 is low. Using this fact, the second Zener diode 30
It is set higher. That is, the second Zener diode 30 is formed by a PN junction between the N type high concentration region 27 and the P + type high concentration region 28, and the concentration of both is approximately
It is set to have a Zener voltage of 60V. At this time, the Zener voltage of the first Zener diode 29 becomes approximately 120 to 130V.

斯上の構造に依れば、L負荷により発生する高
電圧は第2ツエナーダイオード30を流れ、第2
トランジスタ38のベースに流れる。
According to the above structure, the high voltage generated by the L load flows through the second Zener diode 30 and the second
Flows to the base of transistor 38.

(ヘ) 効果 本考案に依ればN型の高濃度領域27を第2ベ
ース領域25に隣接して選択的に設けるだけで、
従来の保護機能を保持したままドライブ用ICの
保護を実現できる。この結果本考案はL負荷の多
いスイツチングトランジスタに最適なものであ
る。
(f) Effects According to the present invention, simply by selectively providing the N-type high concentration region 27 adjacent to the second base region 25,
It is possible to protect drive ICs while retaining conventional protection functions. As a result, the present invention is most suitable for switching transistors with large L loads.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を説明する断面図、第2図は等
価回路図、第3図は本考案を説明する断面図であ
る。 主な図番の説明 21は共通コレクタ領域、2
2は半導体基板、23,24は第1のトランジス
タ37を構成する第1ベースおよびエミツタ領
域、25,26は第2トランジスタ38を構成す
る第2ベースおよびエミツタ領域、29,30は
第1および第2ツエナーダイオード、27はN型
高濃度領域、28はP+型高濃度領域である。
FIG. 1 is a sectional view illustrating a conventional example, FIG. 2 is an equivalent circuit diagram, and FIG. 3 is a sectional view illustrating the present invention. Explanation of main drawing numbers 21 is the common collector area, 2
2 is a semiconductor substrate; 23 and 24 are first base and emitter regions that constitute the first transistor 37; 25 and 26 are second base and emitter regions that constitute the second transistor 38; and 29 and 30 are the first and emitter regions that constitute the second transistor 38; 2 Zener diodes, 27 is an N type high concentration region, and 28 is a P + type high concentration region.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 共通コレクタ領域となる一導電型の半導体基板
と、第1のトランジスタを構成する前記基板表面
に設けられた第1ベースおよびエミツタ領域と、
前記第1のトランジスタに隣接し第2のトランジ
スタを構成する前記基板表面に設けられた第2ベ
ースおよびエミツタ領域と、前記基板表面に前記
第2ベース領域に隣接して設けた一導電型の高濃
度領域と、前記第1ベース領域から前記共通コレ
クタ領域に達する逆導電型の高濃度領域と前記共
通コレクタ領域とで形成される第1ツエナーダイ
オードと、前記第2ベース領域から前記一導電型
の高濃度領域に達する逆導電型の高濃度領域と前
記一導電型の高濃度領域とで形成される第2ツエ
ナーダイオードと、前記第1エミツタ領域と第2
ベース領域を接続する接続電極とを具備して成る
ダーリントントランジスタ。
a semiconductor substrate of one conductivity type serving as a common collector region; a first base and emitter region provided on the surface of the substrate constituting a first transistor;
a second base and emitter region provided on the surface of the substrate adjacent to the first transistor and constituting a second transistor; and a height of one conductivity type provided on the surface of the substrate adjacent to the second base region. a first Zener diode formed of a concentration region, a high concentration region of an opposite conductivity type reaching from the first base region to the common collector region, and the common collector region; a second Zener diode formed of a high concentration region of the opposite conductivity type reaching the high concentration region and the high concentration region of the one conductivity type;
A Darlington transistor comprising a connecting electrode connecting a base region.
JP17011182U 1982-11-09 1982-11-09 darlington transistor Granted JPS5974745U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17011182U JPS5974745U (en) 1982-11-09 1982-11-09 darlington transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17011182U JPS5974745U (en) 1982-11-09 1982-11-09 darlington transistor

Publications (2)

Publication Number Publication Date
JPS5974745U JPS5974745U (en) 1984-05-21
JPH0342680Y2 true JPH0342680Y2 (en) 1991-09-06

Family

ID=30371448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17011182U Granted JPS5974745U (en) 1982-11-09 1982-11-09 darlington transistor

Country Status (1)

Country Link
JP (1) JPS5974745U (en)

Also Published As

Publication number Publication date
JPS5974745U (en) 1984-05-21

Similar Documents

Publication Publication Date Title
JPH04233232A (en) Semiconductor device
JPS62115765A (en) Semiconductor device
JPH0465552B2 (en)
JPH0342680Y2 (en)
JPH04280670A (en) Gate voltage clamp type semiconductor device
JPH0414929Y2 (en)
JPH0195568A (en) Semiconductor device
JPH0124939Y2 (en)
JPH0236558A (en) Semiconductor device
JPS6230703B2 (en)
JPS625346B2 (en)
US6781804B1 (en) Protection of the logic well of a component including an integrated MOS power transistor
JPH0440272Y2 (en)
JP2901275B2 (en) Semiconductor integrated circuit device
JPH0440273Y2 (en)
JPS626659B2 (en)
US6624502B2 (en) Method and device for limiting the substrate potential in junction isolated integrated circuits
JPH0110938Y2 (en)
JPS60254651A (en) Input protection circuit for cmos circuit
JP2542533Y2 (en) Surge absorption circuit
JPH0530073B2 (en)
JPS60153157A (en) Bi-polar ic
JPS61150383A (en) Semiconductor device
JPH0440867B2 (en)
JPS61170058A (en) Composite circuit for level shifting