JPS5834940A - 半導体ペレツトの位置決め検査方法 - Google Patents
半導体ペレツトの位置決め検査方法Info
- Publication number
- JPS5834940A JPS5834940A JP13466181A JP13466181A JPS5834940A JP S5834940 A JPS5834940 A JP S5834940A JP 13466181 A JP13466181 A JP 13466181A JP 13466181 A JP13466181 A JP 13466181A JP S5834940 A JPS5834940 A JP S5834940A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- image
- bits
- positioning
- counted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体ベレットの位置決め検査方法に関する
。
。
従来、半導体ペレットの位置決め検査方法では、光学系
装置と二次元光電変換素子勢を用いて第１図に示す如く
、先ず二次元領域１（＝おけるペレットｌ１ｌＩ２と赤
マーク３とを写し出し１次いで、写し出された像の行方
向ヒストグラム４と（第２図参照）列方向ヒストグラム
５（第３図参照）を作成し、これらのヒストグラム４゜
５から演算によって半導体ペレットの位置決め及び良否
判定を行っている。このような方法では、二次元光電変
換素子に写し出されるペレットの大きさ（：は光学的に
制限があり、ペレットの大きさが変化した場合には、そ
の都度光学系の倍率を変えて対処しなければならない。
装置と二次元光電変換素子勢を用いて第１図に示す如く
、先ず二次元領域１（＝おけるペレットｌ１ｌＩ２と赤
マーク３とを写し出し１次いで、写し出された像の行方
向ヒストグラム４と（第２図参照）列方向ヒストグラム
５（第３図参照）を作成し、これらのヒストグラム４゜
５から演算によって半導体ペレットの位置決め及び良否
判定を行っている。このような方法では、二次元光電変
換素子に写し出されるペレットの大きさ（：は光学的に
制限があり、ペレットの大きさが変化した場合には、そ
の都度光学系の倍率を変えて対処しなければならない。
このため倍率を変イヒする毎に光学装置の中心とペレッ
トピックアップシールの中心とがずれ易く、このずれを
修正しなければならなかった。また。
トピックアップシールの中心とがずれ易く、このずれを
修正しなければならなかった。また。
ヒストグラム４，５を作成することが必須とされるため
、極めて作業性が悪い、ｔた、メモリーに書き込まれた
固定の検査条件を使用しているので、検査条件が変化す
る場合にはその都度装置を停止してメモリーの書き直し
をしなければならない間融があった。
、極めて作業性が悪い、ｔた、メモリーに書き込まれた
固定の検査条件を使用しているので、検査条件が変化す
る場合にはその都度装置を停止してメモリーの書き直し
をしなければならない間融があった。
本発明は、かかる点に鑑みてなされたもので、ペレット
の品種及び検査条件に左右されずに、ダイマウント工程
におけるペレットの自動ｇ＊位置決め及び良否判定を短
時間で行うことができる半導体ペレットの位置決め検査
方法を見出したものである。
の品種及び検査条件に左右されずに、ダイマウント工程
におけるペレットの自動ｇ＊位置決め及び良否判定を短
時間で行うことができる半導体ペレットの位置決め検査
方法を見出したものである。
以下、本発明の実施例について図面を参照して説明する
。
。
まず、第４図に示す如く、ペレット像１ｏが写し出され
た二次元領域１１のセンター行１２のビットチェックを
光電変換素子によって次のように行う０例えばセンター
行１２の右から左に向けてビット「１」が現われるまで
のビット「０」を数え、これをＮＸＲとする０次）二、
センｐ−行１２の左から右に向けて同様にビット「１」
が現われるまでのビット「ｏ」を数え。
た二次元領域１１のセンター行１２のビットチェックを
光電変換素子によって次のように行う０例えばセンター
行１２の右から左に向けてビット「１」が現われるまで
のビット「０」を数え、これをＮＸＲとする０次）二、
センｐ−行１２の左から右に向けて同様にビット「１」
が現われるまでのビット「ｏ」を数え。
これをＮＸＬとする０次いで、センター行１２め全長の
全ビット数からＮＸＲ、ＮＸＬを差し引いたものをＰＸ
とする。
全ビット数からＮＸＲ、ＮＸＬを差し引いたものをＰＸ
とする。
次に、センター列１３のピットチェックを光４Ｅ変換素
子（二よって次のように行う０例え−ばセンター列ＩＳ
の上から下に向けてビット「１」が現われるまでのビッ
トｒＯＪを数え、これをＮＹＵとする１次いで、センタ
ー列ＩＪの下がら上に向けてビット「１」が現われるま
でのビット「０」を数え、これをＮＹＤとする。得られ
たＮＹＵとＮＹＤの値をセンター列１３の全長の全ビッ
ト数から差し引いたものをＰＹとす６°
介 このようにして得られたＰＹ、ＰＸのψカウントデータ
と予め記憶しておいたペレットの大きさ及び検査条件と
からペレット像１０の大小判定及び不要判定を行う。
子（二よって次のように行う０例え−ばセンター列ＩＳ
の上から下に向けてビット「１」が現われるまでのビッ
トｒＯＪを数え、これをＮＹＵとする１次いで、センタ
ー列ＩＪの下がら上に向けてビット「１」が現われるま
でのビット「０」を数え、これをＮＹＤとする。得られ
たＮＹＵとＮＹＤの値をセンター列１３の全長の全ビッ
ト数から差し引いたものをＰＹとす６°
介 このようにして得られたＰＹ、ＰＸのψカウントデータ
と予め記憶しておいたペレットの大きさ及び検査条件と
からペレット像１０の大小判定及び不要判定を行う。
ペレット像１０の大小判定が良好であった場合にのみ、
次の如く赤マーク不良判定を行う。
次の如く赤マーク不良判定を行う。
まず、第５図に示す如く、ペレット像１０のエツジ部か
ら赤マーク検出領域限定部分だけ狭めたペレット＠１０
の点線内部領域１４を想定する。次いで、上述の如くし
て得られた点線内部領域１４の上の右端の部分よシ行方
向（；左に向けてビット「０」の数を数えて行き、左端
に来ると次の行の右端に戻シ再びビット「０」の計数を
開始する。この；、うにしてビット「０」の数を計数し
て行き赤マーク不良判定定数以上になれば計数を中止し
、赤マーク不良と判定する。
ら赤マーク検出領域限定部分だけ狭めたペレット＠１０
の点線内部領域１４を想定する。次いで、上述の如くし
て得られた点線内部領域１４の上の右端の部分よシ行方
向（；左に向けてビット「０」の数を数えて行き、左端
に来ると次の行の右端に戻シ再びビット「０」の計数を
開始する。この；、うにしてビット「０」の数を計数し
て行き赤マーク不良判定定数以上になれば計数を中止し
、赤マーク不良と判定する。
次に、第６図に示す如く、ペレット像１５が二次元領域
１１からはみ出して写っている場合について説明する。
１１からはみ出して写っている場合について説明する。
マス、センター行１２上のビットｒＯＪ数を計数する。
同図に示すような場合、右からの計数値ＮＸＲはＯであ
る。つまり、ペレット像１５は二次元領域１１から右側
にはみ出していることが判る。次いで、二次元領域１１
中の所定列を選んで上述と同様に列方向のビット「０」
数を計数してＰＹを算出する。これらのイーからペレッ
ト像１５の位、置が解かるので、ペレット像１ ｊの位
置修正をするか１位置決め横骨を省くかを判断する。
る。つまり、ペレット像１５は二次元領域１１から右側
にはみ出していることが判る。次いで、二次元領域１１
中の所定列を選んで上述と同様に列方向のビット「０」
数を計数してＰＹを算出する。これらのイーからペレッ
ト像１５の位、置が解かるので、ペレット像１ ｊの位
置修正をするか１位置決め横骨を省くかを判断する。
次に、第７図（二示す如く、ペレット像が二次元領域１
１内に無い場合について説明する。同図に示す如文上述
と同様の操作によって、二次７ｃ領域１１円のセンター
行１２、センター列１１、ｗＪ１行１６、最終行１７の
ビット「Ｏ」数を計数して基準値と比較することにより
ペレット無しを確認する。
１内に無い場合について説明する。同図に示す如文上述
と同様の操作によって、二次７ｃ領域１１円のセンター
行１２、センター列１１、ｗＪ１行１６、最終行１７の
ビット「Ｏ」数を計数して基準値と比較することにより
ペレット無しを確認する。
また、ペレットの大きさの変更は１例えばデジスイッチ
で簡単に基準値となるペレットの大きさを設定できるよ
うにし、これに応じて種々の条件が自動的に変更できる
ようにする。また、検査条件の変更は、変更頻度が多い
か、変更するのが望しい定数等については、既存のデジ
スイッチの組合わ・せで可能になるようにする。
で簡単に基準値となるペレットの大きさを設定できるよ
うにし、これに応じて種々の条件が自動的に変更できる
ようにする。また、検査条件の変更は、変更頻度が多い
か、変更するのが望しい定数等については、既存のデジ
スイッチの組合わ・せで可能になるようにする。
このようにこの半導体ペレットの位置決め検査方法によ
れば、次の効果含有する。
れば、次の効果含有する。
■ ペレット像の認識処理時間は、従来の二次元領域の
全面に渡って調べる方法（＝比べて着しく短縮され、特
４ニベレットか無い場合には遥力ｄ二短縮することかで
さる。
全面に渡って調べる方法（＝比べて着しく短縮され、特
４ニベレットか無い場合には遥力ｄ二短縮することかで
さる。
■ ペレットの大きさが変更した場合も、デジスイッチ
によって極めて速やかに対処することができる。
によって極めて速やかに対処することができる。
■ 検査条件が変更した場合も、製造条件及び製造ロッ
ドのばらつき等に対し幅広く対応できる。
ドのばらつき等に対し幅広く対応できる。
以上説明した如く、本発明に係る半導体ペレットの位置
決め検査方法（＝よれば、ペレットの品程及び検査条件
に左右されず：二、グイマウント工程におけるペレット
の自動認識位置決め及び良否判定を極めて短時間で行う
ことができる等融着な効果を有するものである。
決め検査方法（＝よれば、ペレットの品程及び検査条件
に左右されず：二、グイマウント工程におけるペレット
の自動認識位置決め及び良否判定を極めて短時間で行う
ことができる等融着な効果を有するものである。
第１図は、二次領域のペレット像と赤マークを示す説明
図、第２図は、第１図に示す像の行方向ヒストグラム図
、第３図は、第１図に示す像の列方向ヒストグラム図、
第４図乃至第７図は１本発明方法セよるペレットの位置
決め及び良否判定方法を示す説明図であ夛、第４図は。 二次元領域の所定位置（：ペレット像がある場合、第５
図は、第４図の赤マーク不棗を判定する場合、第６図は
、ペレット像が二次元領域からはみ出ている場合、第７
図は、二次元領域内にペレット像が無い場合の位置決め
或は良否判定方法を示す説明図である。 １０・・・ペレット像、１１・・・二次元領域、１２・
・・センター行、１３・・・センタータリ、１４・・・
、点線内部領域、１５・・・ペレット像、１６・・・第
１行、１７・・・最終行。 出願人代理人 弁理士 鈴 江 武 章節５図
第２図 第３図 第４図 ８５図 第６図 第７図
図、第２図は、第１図に示す像の行方向ヒストグラム図
、第３図は、第１図に示す像の列方向ヒストグラム図、
第４図乃至第７図は１本発明方法セよるペレットの位置
決め及び良否判定方法を示す説明図であ夛、第４図は。 二次元領域の所定位置（：ペレット像がある場合、第５
図は、第４図の赤マーク不棗を判定する場合、第６図は
、ペレット像が二次元領域からはみ出ている場合、第７
図は、二次元領域内にペレット像が無い場合の位置決め
或は良否判定方法を示す説明図である。 １０・・・ペレット像、１１・・・二次元領域、１２・
・・センター行、１３・・・センタータリ、１４・・・
、点線内部領域、１５・・・ペレット像、１６・・・第
１行、１７・・・最終行。 出願人代理人 弁理士 鈴 江 武 章節５図
第２図 第３図 第４図 ８５図 第６図 第７図
Claims (1)
- 多数個のペレットが配置された二次元領域中の所定のペ
レットの位置及び真否を、前記二次元領域の１本又は複
数本の行及び列を走査した光電変換素子の信号情報と、
予め記憶しておいた前記ペレットの大きさ及び検査条件
の基準値とから決定せしめることを特徴とする半導体ペ
レットの位置決め検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13466181A JPS5834940A (ja) | 1981-08-27 | 1981-08-27 | 半導体ペレツトの位置決め検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13466181A JPS5834940A (ja) | 1981-08-27 | 1981-08-27 | 半導体ペレツトの位置決め検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834940A true JPS5834940A (ja) | 1983-03-01 |
Family
ID=15133595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13466181A Pending JPS5834940A (ja) | 1981-08-27 | 1981-08-27 | 半導体ペレツトの位置決め検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010746A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | ペレツト外形検査方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126769A (en) * | 1975-04-25 | 1976-11-05 | Toshiba Corp | Automatic position control unit |
| JPS524178A (en) * | 1975-06-27 | 1977-01-13 | Nec Corp | Small object automatic positioning apparatus |
| JPS54122980A (en) * | 1978-03-16 | 1979-09-22 | Nec Corp | Surface inspection unit for semiconductor pellet |
-
1981
- 1981-08-27 JP JP13466181A patent/JPS5834940A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126769A (en) * | 1975-04-25 | 1976-11-05 | Toshiba Corp | Automatic position control unit |
| JPS524178A (en) * | 1975-06-27 | 1977-01-13 | Nec Corp | Small object automatic positioning apparatus |
| JPS54122980A (en) * | 1978-03-16 | 1979-09-22 | Nec Corp | Surface inspection unit for semiconductor pellet |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010746A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | ペレツト外形検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811410A (en) | Linescan inspection system for circuit boards | |
| US7657077B2 (en) | Detecting defects by three-way die-to-die comparison with false majority determination | |
| KR20020013512A (ko) | 기준 다이 선택 시스템 및 방법 | |
| JPH07311028A (ja) | 構造物表面の検査における欠陥の検出方法 | |
| JPH04107946A (ja) | 自動外観検査装置 | |
| JPH11160247A (ja) | 外観検査方法およびその装置 | |
| JPS5834940A (ja) | 半導体ペレツトの位置決め検査方法 | |
| JPH05281154A (ja) | パターン欠陥検査装置 | |
| JPH0727708A (ja) | ウエハの欠陥検査方法 | |
| JPS6215909B2 (ja) | ||
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JPH0723845B2 (ja) | 欠陥検出方法 | |
| JP3242727B2 (ja) | 円形体の形状検査装置 | |
| JPS62229053A (ja) | 核燃料用ペレツト端面の欠陥検査方法 | |
| JP2647053B2 (ja) | 半導体装置の製造方法 | |
| JPS60148287A (ja) | 固体撮像素子 | |
| JPS5830645A (ja) | パターン検査方法 | |
| JP3278568B2 (ja) | ボンディング・ワイヤの認識方法 | |
| JP2000294139A (ja) | 周期性パターンの欠陥検査方法及び装置 | |
| JP2001050906A (ja) | パターン検査装置およびパターン検査方法 | |
| CN115170495A (zh) | 缺陷监控方法及缺陷监控系统 | |
| JP2001210690A (ja) | 半導体ウェハのマクロ検査装置 | |
| JP4164636B2 (ja) | パターン検査方法 | |
| JPS5923536A (ja) | 基準パタ−ン取り込み方式 | |
| JPH0324671A (ja) | 欠陥検査装置 |