JPS5833706B2 - Semiconductor manufacturing method - Google Patents

Semiconductor manufacturing method

Info

Publication number
JPS5833706B2
JPS5833706B2 JP9105478A JP9105478A JPS5833706B2 JP S5833706 B2 JPS5833706 B2 JP S5833706B2 JP 9105478 A JP9105478 A JP 9105478A JP 9105478 A JP9105478 A JP 9105478A JP S5833706 B2 JPS5833706 B2 JP S5833706B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
manufacturing
container
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9105478A
Other languages
Japanese (ja)
Other versions
JPS5518050A (en
Inventor
隆 近藤
宗生 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9105478A priority Critical patent/JPS5833706B2/en
Publication of JPS5518050A publication Critical patent/JPS5518050A/en
Publication of JPS5833706B2 publication Critical patent/JPS5833706B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体の製造方法、特に半導体チップを収納す
る容器の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor, and particularly to a method of manufacturing a container for storing a semiconductor chip.

第1図a −%−gは従来の半導体収納容器の製造方法
の一例を示す要部工程断面図である。
FIGS. 1A-1G are cross-sectional views of essential parts of an example of a conventional method for manufacturing a semiconductor storage container.

同図aにおいて、例えばグリーンセラミックからなり、
かつその中央部に図示しない半導体チップを収納できる
角穴部1a、2aを備えたシール層シート1、リード層
2、ベース層3を準備する。
In the same figure a, for example, it is made of green ceramic,
A seal layer sheet 1, a lead layer 2, and a base layer 3 are prepared, each having square holes 1a and 2a in the center thereof in which a semiconductor chip (not shown) can be accommodated.

そして、同図すに示すようにこれらのシール層1、リー
ド層2、ベース層3にそれぞれ上記穴部1a、2aの外
周面に沿って上記3層が共通するスルホール4a 、4
b 、4cを形成する。
As shown in the figure, through holes 4a and 4, which are common to the three layers, are formed in the seal layer 1, lead layer 2, and base layer 3 along the outer peripheral surfaces of the holes 1a and 2a, respectively.
b, forming 4c.

次に同図Cに示すようにシール層1の上面にはハーメチ
ック封着用のメタライズ層5aを形成し、リード層2に
は半導体チップの電極を外部に取り出すためのメタライ
ズ層5bを形成し、さらにベース層3には半導体チップ
を固着させるためのメタライズ層5cを形成する。
Next, as shown in Figure C, a metallized layer 5a for hermetic sealing is formed on the upper surface of the sealing layer 1, a metallized layer 5b for taking out the electrodes of the semiconductor chip to the outside is formed on the lead layer 2, and A metallized layer 5c for fixing a semiconductor chip is formed on the base layer 3.

次に同図dに示すように上記シール層1、リード層2、
ベース層3をそのスルホール4a、4b、4cを一致さ
せて積層し、積層基板6を形成する。
Next, as shown in FIG. d, the seal layer 1, the lead layer 2,
The base layer 3 is laminated with its through holes 4a, 4b, and 4c aligned to form a laminated substrate 6.

そして、この積層基板6は所定温度により焼成し、同図
eに示すように上記3層1゜2.3が一体化した焼成基
板7を形成する。
This laminated substrate 6 is then fired at a predetermined temperature to form a fired substrate 7 in which the three layers 1.degree. 2.3 are integrated, as shown in FIG.

しかる後、この焼成基板7をそのスルホール4に沿って
切断し、同図fに示すようにリードレスの容器8を形成
する。
Thereafter, this fired substrate 7 is cut along the through holes 4 to form a leadless container 8 as shown in FIG.

そして、この容器8の表面に露出した上記メタライズ層
5a、5b、5c上に例えば金メッキ層9を形成して同
図gに示すような半導体収納容器が形成される。
For example, a gold plating layer 9 is formed on the metallized layers 5a, 5b, and 5c exposed on the surface of the container 8, thereby forming a semiconductor storage container as shown in FIG.

しかしながら、上記工程による半導体収納容器の製造方
法において、上記スルホール抜き打ち工程および最終の
金メツキ工程は、多くの人手と作業時間を要するととも
に、この全体の工程が極めて複雑であるため、生産歩留
りを大幅に低下させ、その結果として製造コストを高価
なものにしていた。
However, in the method for manufacturing a semiconductor storage container using the above process, the through hole punching process and the final gold plating process require a lot of manpower and work time, and the entire process is extremely complex, which significantly reduces the production yield. As a result, the manufacturing cost becomes high.

特に一般に用いられているDIL型のセラミック容器に
比較して高価なものとなっていた。
In particular, it is more expensive than the commonly used DIL type ceramic container.

したがって、本発明の目的は上記の欠点に鑑みてなされ
たものであり、上記スルホール工程の省略およびメッキ
工程を合理化させることによって生産歩留りを向上させ
、製造コストを安価にさせた半導体の製造方法を提供す
ることにある。
Therefore, an object of the present invention has been made in view of the above-mentioned drawbacks, and is to provide a semiconductor manufacturing method that improves production yield and reduces manufacturing costs by omitting the through-hole process and rationalizing the plating process. It is about providing.

以下図面を用いて本発明による半導体の製造方法につい
て詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor manufacturing method according to the present invention will be described in detail below with reference to the drawings.

第2図a−gは本発明による半導体の製造方法、特に半
導体収納容器の製造方法の一実施例を示す要部工程断面
図である。
FIGS. 2a to 2g are cross-sectional views illustrating the main steps of an embodiment of the semiconductor manufacturing method, particularly the semiconductor storage container manufacturing method, according to the present invention.

同図aにおいては、第1図aの工程と同様に中央部に半
導体チップを収納する角穴部1a、2aを備えたシール
層1、リード層2およびベース層3を準備する。
In FIG. 1A, a sealing layer 1, a lead layer 2 and a base layer 3 having rectangular holes 1a and 2a in the center for accommodating a semiconductor chip are prepared in the same manner as in the step of FIG. 1A.

そして、同図すに示すようにこのシール層1、リード層
2、ベース層3上の各々の所定位置にハーメチック封着
用、チップ電極取り出し用、チップ固着用のタングステ
ンメタライズ層5a 、sb 、5cをそれぞれ印刷し
て上記3層1,2.3を重ね合わせて積層基板10を形
成する(同図C参照)。
As shown in the figure, tungsten metallized layers 5a, sb, and 5c for hermetic sealing, chip electrode extraction, and chip fixing are provided at predetermined positions on the seal layer 1, lead layer 2, and base layer 3, respectively. The three layers 1, 2.3 are printed and superimposed to form a multilayer substrate 10 (see C in the same figure).

そして、この積層基板10を所定温度により焼威し、同
図dに示したように上記3層1.2.3が一体化された
焼成基板11を形成する。
Then, this laminated substrate 10 is fired at a predetermined temperature to form a fired substrate 11 in which the three layers 1, 2, and 3 are integrated, as shown in FIG. d.

しかる後、この焼成基板11の表面に露出した上記メタ
ライズ層5a、5b、5c上に金メッキ層9を形成する
(同図e参照)。
Thereafter, a gold plating layer 9 is formed on the metallized layers 5a, 5b, and 5c exposed on the surface of the fired substrate 11 (see e in the figure).

ここで上記工程で説明してきた容器の形成は一体化され
た大型の基板にそれぞれ多数個形成されるため、同図f
では個々の容器に切断分離し、その側面にチップ電極取
り出し用のメタライズ層5bを露出させる。
Here, in the formation of the containers explained in the above process, a large number of containers are formed on an integrated large substrate, so
Then, the container is cut and separated into individual containers, and the metallized layer 5b for taking out the chip electrode is exposed on the side surface of the container.

そして、同図gに示したようにこの露出部分に金属メッ
キ法または溶融金属浸漬法により金属部材からなる凸起
電極12を形成し、リードレス容器13を形成する。
Then, as shown in FIG. 9G, a protruding electrode 12 made of a metal member is formed on this exposed portion by metal plating or molten metal dipping, thereby forming a leadless container 13.

また第3図a−eは、上記第2図fに示す切断分離工程
以後を詳細に説明する要部断面工程図である。
Further, FIGS. 3 a-e are cross-sectional process diagrams illustrating in detail the steps after the cutting and separating process shown in FIG. 2 f.

これらの図において、第3図aに示すように第2図eの
金メツキ工程が終了した焼成基板11は、同図すに示す
ようにその上面全域に蒸着、溶射および導電シート等の
導電層13と、さらにその上面に塗布法により絶縁層1
4とを形成した後、同図Cに示すように切断分離すべき
所定位置に上記絶縁層14側より深い溝15を形成し、
リード取り出し部分となるリード用メタライズ層5bを
側面に露出させ、この露出部分に電気メッキを施して同
図dに示すように凸起電極12を形成する。
In these figures, as shown in FIG. 3a, the fired substrate 11 that has undergone the gold plating process in FIG. 13, and an insulating layer 1 is further applied on the upper surface thereof by a coating method.
4, a groove 15 deeper than the insulating layer 14 is formed at a predetermined position to be cut and separated, as shown in FIG.
The lead metallized layer 5b, which will be the lead extraction portion, is exposed on the side surface, and this exposed portion is electroplated to form a convex electrode 12 as shown in FIG.

しかる後、この焼成基板11の上面に形成させた上記導
電層14、絶縁層15を適当な除去法により取り除き、
上記溝部15を機械的に切断分離して同図eおよび第4
図の要部平面図に示すように各々のリードレス容器13
に分割させて容器の製造が終了する。
Thereafter, the conductive layer 14 and insulating layer 15 formed on the upper surface of the fired substrate 11 are removed by an appropriate removal method.
The groove portion 15 is mechanically cut and separated, and
As shown in the main part plan view of the figure, each leadless container 13
The manufacturing of the container is completed by dividing the container into two parts.

このような製造方法によれば、生シート成形後のスルホ
ール抜き打ち工程が省略され、かつ金メツキ工程が個々
の容器に切断分離される以前の一体化された犬型焼威基
板の状態で施されるため、製造工程を簡易化させ、これ
に要する人手および作業時間を大幅に短縮させて多量生
産が可能となる。
According to this manufacturing method, the through-hole punching process after forming the raw sheet is omitted, and the gold plating process is performed on the integrated dog-shaped burnout board before it is cut and separated into individual containers. This simplifies the manufacturing process, greatly reduces the manpower and work time required, and enables mass production.

また、リードメッキ工程において、凸起電極12とリー
ド用メタライズ層5bとの内部導通の良否の判定が容易
にでき、かつプリント基板等への実装が極めて容易とな
る。
Further, in the lead plating process, it is easy to determine whether or not the internal conduction between the convex electrode 12 and the lead metallized layer 5b is good, and mounting on a printed circuit board or the like is extremely easy.

以上説明したように本発明による半導体の製造方法によ
れば、スルホール打ち抜き工程が省略されかつメッキ工
程が合理化されて容器の製造工程が大幅に簡易化される
とともに、これに伴なって人手および作業時間が短縮さ
れるため、生産性が大幅に向上し、製造コストを大幅に
低減させることができるなどの極めて優れた効果が得ら
れる。
As explained above, according to the semiconductor manufacturing method of the present invention, the through-hole punching process is omitted and the plating process is streamlined, thereby greatly simplifying the container manufacturing process. Since the time is shortened, extremely excellent effects such as greatly improving productivity and significantly reducing manufacturing costs can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a ”’−gは従来の半導体特に半導体チップ収
納容器の製造方法の一例を示す要部断面工程図、第2図
a −%−gは本発明による半導体特に半導体チップ収
納容器の製造方法の一例を示す要部断面工程図、第3図
a−eは第2図fの切断分離工程以後を説明する要部断
面工程図、第4図は本発明による半導体の製造方法によ
って形成された半導体収納容器の一例を示す要部平面図
である。 1・・・・・・シール層、1a・・・・・・穴部、2・
・・・・・リード層、2a・・・・・・穴部、3・・・
・・・ベース層、4,4a。 4 b 、 4 c−スルホール、5a、5b、5c・
・・・・・メタライズ層、6・・・・・・積層基板、7
・・・・・・焼成基板、8・・・・・・容器、9・・・
・・・金メッキ層、10・・・・・・積層基板、11・
・・・・・焼成基板、12・・・・・・凸起電極、13
・・・・・・導電層、14・・・・・・絶縁層、15・
・・・・・溝。
Fig. 1a''-g is a cross-sectional process diagram of a main part showing an example of a conventional method for manufacturing a semiconductor, especially a semiconductor chip storage container, and Fig. 2a-%-g is a process diagram for manufacturing a semiconductor, especially a semiconductor chip storage container, according to the present invention. FIGS. 3a-3e are cross-sectional process diagrams of essential parts showing an example of the method; FIG. 1 is a plan view of essential parts showing an example of a semiconductor storage container. 1... Sealing layer, 1a... Hole portion, 2...
...Lead layer, 2a... Hole, 3...
...Base layer, 4, 4a. 4b, 4c-sulhole, 5a, 5b, 5c・
...Metallized layer, 6... Laminated substrate, 7
... Baking substrate, 8 ... Container, 9 ...
... Gold plating layer, 10 ... Laminated substrate, 11.
...Fired substrate, 12...Convex electrode, 13
... Conductive layer, 14 ... Insulating layer, 15.
·····groove.

Claims (1)

【特許請求の範囲】 1 半導体チップを収納しかつ前記半導体チップの電極
を外部に取り出すメタライズ層を積層する容器を有する
半導体の製造方法において、前記容器は、いずれかに半
導体チップが貫通できる穴部を有する複数枚の生シート
板を成形する工程と、前記各生シート板の上面所定位置
にメタライズ層を印刷する工程と、前記複数枚の生シー
ト板を積層した後所定温度により焼成して焼成基板を形
成する工程と、前記焼成基板上に露出する上記メタライ
ズ層に金属メッキを施す工程と、前記金属メッキされた
焼成基板を各々所定寸法に切断して分割する工程と、前
記切断面に露出した前記メタライズ層に凸起状の電極を
形成する工程とによって形成したことを特徴とする半導
体の製造方法。 2 凸起状の電極を電気メツキ法により形成したことを
特徴とする特許請求の範囲第1項記載の半導体の製造方
法。 3 切断は前記金属メッキ層上に導電層、絶縁層を設け
、該絶縁層表面から溝を形成し、機械法により分割させ
たことを特徴とする特許請求の範囲第1項記載の半導体
の製造方法。
[Scope of Claims] 1. A semiconductor manufacturing method comprising a container in which a semiconductor chip is housed and a metallized layer is laminated for taking out the electrodes of the semiconductor chip to the outside, wherein the container has a hole portion through which the semiconductor chip can pass. a process of forming a plurality of green sheet plates having a shape, a step of printing a metallized layer at a predetermined position on the upper surface of each of the green sheet plates, and a process of laminating the plurality of green sheet plates and then firing them at a predetermined temperature. a step of forming a substrate, a step of applying metal plating to the metallized layer exposed on the fired substrate, a step of cutting and dividing the metal-plated fired substrate into predetermined dimensions, and exposing the metallized layer on the cut surface. forming a convex electrode on the metallized layer. 2. The method of manufacturing a semiconductor according to claim 1, wherein the convex electrode is formed by electroplating. 3. Manufacturing the semiconductor according to claim 1, wherein the cutting is performed by providing a conductive layer and an insulating layer on the metal plating layer, forming grooves from the surface of the insulating layer, and dividing the semiconductor by a mechanical method. Method.
JP9105478A 1978-07-25 1978-07-25 Semiconductor manufacturing method Expired JPS5833706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9105478A JPS5833706B2 (en) 1978-07-25 1978-07-25 Semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9105478A JPS5833706B2 (en) 1978-07-25 1978-07-25 Semiconductor manufacturing method

Publications (2)

Publication Number Publication Date
JPS5518050A JPS5518050A (en) 1980-02-07
JPS5833706B2 true JPS5833706B2 (en) 1983-07-21

Family

ID=14015782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9105478A Expired JPS5833706B2 (en) 1978-07-25 1978-07-25 Semiconductor manufacturing method

Country Status (1)

Country Link
JP (1) JPS5833706B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912779B2 (en) * 1992-11-26 1999-06-28 京セラ株式会社 Manufacturing method of semiconductor device storage package

Also Published As

Publication number Publication date
JPS5518050A (en) 1980-02-07

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
US3838984A (en) Flexible carrier and interconnect for uncased ic chips
EP2704537B1 (en) Wiring substrate, multi-piece wiring substrate, and method for manufacturing same
US4525597A (en) Ceramic leadless packages and a process for manufacturing the same
US3579813A (en) Method of making electronic components on comblike metal fingers and severing the fingers
JP4961096B2 (en) Manufacturing method of solid capacity parts
GB2026234A (en) Circuit element package having lead patterns
JPS5833706B2 (en) Semiconductor manufacturing method
US3579811A (en) Method of making passive electronic components including laminating terminals
JPS58201347A (en) Leadless chip parts and preparation thereof
US3618200A (en) Method of manufacturing chip-shaped passive electronic components
JPH04148553A (en) Manufacture of chip type electronic component
JP2002158306A (en) Batch wiring board
JP2946261B2 (en) Manufacturing method of laminated electronic components
JPH01500866A (en) Trimming of passive components embedded in multilayer structures
JP4272506B2 (en) Multiple wiring board
JPS6024093A (en) Method of producing ceramic circuit board
JPH06283335A (en) Chip inductor and its manufacture
JP2912779B2 (en) Manufacturing method of semiconductor device storage package
JPH07135116A (en) Compound component and its manufacture
JP2728583B2 (en) Manufacturing method of semiconductor device storage package
JPH0287557A (en) Manufacture of ic chip
JPS5933247B2 (en) Laminated composite parts
JPS62214648A (en) Manufacture of package for semiconductor element
JPS6094743A (en) Manufacture of semiconductor device