JPS583278A - 極小領域ｐｎｐラテラルトランジスタおよびその製造方法 - Google Patents

極小領域ｐｎｐラテラルトランジスタおよびその製造方法

Info

Publication number
JPS583278A
JPS583278A JP57106066A JP10606682A JPS583278A JP S583278 A JPS583278 A JP S583278A JP 57106066 A JP57106066 A JP 57106066A JP 10606682 A JP10606682 A JP 10606682A JP S583278 A JPS583278 A JP S583278A
Authority
JP
Japan
Prior art keywords
substrate
region
doping
transistor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57106066A
Other languages
English (en)
Inventor
シドニ−・アイザツク・ソクロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPS583278A publication Critical patent/JPS583278A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は小さなトランジスタと、境界スロットを介し
て活性領域をドーピングした優、（の境界スロットがチ
ップ上の７レイの各トランジスタを絶縁するためにフィ
ールド酸化物で充填されることを利用して、その小さな
トランジスタを製造する方法を含んでいる。
先行技術はシリコン上の熟成艮シリコン酸化物層の厚さ
よりもなお小さなものに匹敵するサブミクロン製造技術
を寸法的には解決している。また、寸！！＆は今や二重
拡散トランジスタに用いられるベース幅、たとえば約０
．４〜１．０μｍ、に匹敵するかそれよりもまだ小さい
ものとなっている。
これらの技術から導かれて、ラテラルＰＮＰＩ＜イボー
ラトランジスタの形式の特有の製造工程と皇子は、この
発明の主題を構成し【いる。
この発明は、フィールド倣化物によって囲まれた活性領
域を有するＰにドープされたサブストレート上のＰＮＰ
ラテラルトランジスタであって、その活性領域のＰ＋に
ドープした部分はエミッタおよびコレクタとして働きか
つＮ＋／Ｎにドープされた領域はベースを構成する。Ｎ
ドニビングはＮドーピング物質をサブストレートの上部
に注入することによって達成され、ＰドーピングはＰに
ドープされた物質をＮの深さよりも上のスロットの壁に
注入することによって達成されている。後者はドライブ
インされ、スロットはフィールド酸化物で充填されコン
タクトには３つの電−が形成される。− 新しいサブミクロン絶縁性のＰＮＰバイポーラトランジ
スタの形成の好ましい方法は、以下の図画によって明ら
かにされている。しかし、もし加工されるｔＩ山が（１
１０）であれば、スロットがイオンミリングまたはＯＤ
Ｅエツチングされるように成るステップが置換えられて
もよいということがわかるだろう。鈎様に、ドーピング
はよく知られている多数の方法でなし得ることもできる
であろう。けれども、この工程の成る特徴は発明の主題
の独特な形態をなしている。たとえば、第１ｍに描かれ
−（いる二重エネルギ注入は、Ｐ型基板の上部１１を１
３で示されるＮ型に転換するため、高エネルギおよび低
エネルギ注入ステップを採用している。
、第２図には、砒素アクセプタの二重エネルギ分布対Ｘ
軸上に示される注入傾城との関係を示し、Ｙ軸は不純物
ドナー原子のＳ度を示す。
第３図において、リブストレート１１は酸化シリコン１
１１５に示されるよう＆：Ｍ化され、−ノオｉ・レジス
ト１１１７で覆われてマスクされ、化学放躬翰にさらさ
れ、かつフォトレジストの溶解部分は領域１９および２
１で示されるように酸化シリコン１１１５の除去ととも
＆、：溶解されている。領域゛１９と２１はサブストレ
ート１１に第４図のスロット２３と２５をつけるために
岡けられている。フォトレジスト部分１７′はトランジ
スタが形成さ９− れている活性領域１８を覆っている。
第４図において、スロット２３と２５はイオンミリング
またはたとえばサブストレートの上部表面が（１１０）
であるならばＫＯＨＧ−よるＯＤＥエツチングによって
作られる。このスロット２３と２５の深さはＮ１１ｉ域
よりも深くしサブストレート１１のＰ領域１２まで到達
させることに性急し。
なければならない。
第５図から、イオンビーム３２と３４として描かれてい
るように、成る角変でイオン注入することによって、Ｐ
＋領域３１と３３とが注入されることがわかるであろう
。スロット５内に関するイオンビームの内置はＰ＋注入
がスロット２３と２５のいっばいの深さまで届かないよ
うなものである点に注目するのが重要である。実際に、
は酸化シリコン１１１７の角がシＶドウ効果を発揮し、
Ｎ領域１３の範曲内Ｉ、：Ｐ＋にドープされた領域を固
定させるようビーム３２と３４の方向づけに協力する。
砒素また１よ他のドナーがこのステラ１に用いられるで
あろう。
１０− 第６図によって、ドーピングのドライブインが続けられ
、Ｐ＋領域３１と３３が相当に大きくなっていることが
わかるだろう。これは、時間と濃度の制御範囲を越えて
熱を与えることによってなし遂げられるであろう。次の
ステップは、これもまた第６図に描かれているが、スロ
ット２３と２５の中に酸化物２３′と２５′とを成長さ
せ、絶縁バリアをトランジスタが構成されつつある活性
領域のまわりに設けることである。酸化シリコン層はサ
ブストレート１１の内鍔へも成長するが、主として２３
′および２５′に示されるようにスロットを満たすよう
に外側へ成長することに気づくだろう。
次に第７図によれば、酸化シリコン■はサブストレート
１１の表面から取り除かれ、そして砒素が表面領域１４
のＮ＋によって示されるようにＮ１１ｍ１ｌ１３をエン
ハンスするため注入される。そしてシ０ツクスの付着物
がチップ全体を多い、シロックス層を通って、エミッタ
として使われるＰ＋領域３１に接触し、コレクタとして
使われるＰ＋領域３３に接触し、およびベースとして用
いられるＮ十輌域１４に接触するために開口が設けられ
ている。
第８図には、Ｐ＋領域３１まで拡張された金属層１０１
から構成されるエミッタ電極と、Ｐ＋領域３３に電気的
に接続された１０３で示されるコレクタ電極およびＮ十
饋域１４に接触した１０５で示されるＮ＋またはベース
電極がよく示されている。また、酸化シリコンＷ２３′
と２５′が満たされたスロット２３と２５が見えること
も認識されるだろう。また、境界の残りは酸化シリコン
層２４′と２６′で満たされたスロット２４と２６を備
えていて、これｋよってトランジスタの活性領域が絶縁
層によって完全に取り囲まれている。
もう１つ指摘しておきたいことは、第７ａＩＩのｍｌｌ
ｌ図は１８８！！の７−７の平面によって切取られたも
のであるゆえに、第７図にはスロット２４と２６が描か
れていない°□のである。
さて第９ａ図と第９ｂ図によれば、ドーピングされたベ
ース領域１４の輪郭が電位バリアを作りサブストレート
１１の表面への電子流および第９ａ図に描かれたサブス
トレートへの電子分路１１１を最小に抑えることができ
る。
この電子流に影響を与える勾配は第９ｂ図に示されてい
る分布の二重エネルギ砒素の注入が原因となっている。
そしてこれは水平接近がＸで示された砒素アクセプタに
よって描かれており、垂直接近は不純物ドナー原子１１
３の点線を通る麺離Ｘによって示されている。
エミッタ３１から散開された電子は本質的にベース領域
１４のより少なくドープされた部分を通ってコレクタ３
３に達する。この特徴はまた高電流利得（ベータ）と、
非常に低い電流レベルたとえばドナーアクセプタでの操
作も考慮している。
この発明の効果は、接合による付属的な成分であるコレ
クタとベースの閤およびエミッタとベースの藺の接合ｉ
ｕｉの浮遊成分をほぼ完全に除去されたことである。ま
たベースを広げたことによりベース領域の活性部分上に
ベースコンタクトを直接配置１１することができ、抵抗
を非常に減らすこと１３− ができる。ベースとサブストレートとの閣のサブストレ
ーモ 図に示されまたは描かれた発明のｍｌｌｌはこの描かれ
たステップに代えて他のステップによっても実現するこ
とができるであろう。念のために述べるならばこれは実
施例であり、権利の範囲は前記特許請求の範囲を参照す
べきだからである。
【図面の簡単な説明】
第１１Ｍｌ＆１ｔＮＩｉ域に二重エネルギ砒素注入を示
すサブストレートの一部の輪郭図である。 第２図は浸透の距離の図と砒素アクセプタの濃度の関係
を表わした図である。 第３図は酸化され、かつ１つのトランジスタのための保
膜活性領域を囲む場またはスロットまたは凹部を輪郭つ
けるようにフォトレジストおよびマスクによってパター
ン化された砒素が注入されたサブストレートを示す。 １４図はスロットまたは境界の堀または凹部がサブスト
レートに形成された図である。 第５図はスロットの上部分にだけドープするた１４− めにスロットの方向に対して成るｈ度でＰ十領域をイオ
ン注入するためのステップを描いた図である。 １１１６［ｔＰ＋ドーピングがドライブインされた後の
かつスロットに酸化物を満たすステップに続く第５図の
構造を示す。 第７図は、■化物剥離に続きかつシロツクスを形成しか
つ金属コンタクト用にこれを開く前のエンハンスしたＮ
十砒素注入領域を示す。 第８図はまわりがシリコン酸化物の絶縁−によって取り
囲まれた１−のトランジスタの上から見た平面図であり
、そこにはエミッタ、ベースおよびコレクタに対する金
属接続が描かれている。 第９ａ図および第９ｂ図はトランジスタのベース領域の
ドーピングの輪郭を示し、サブストレート表面およびサ
ブストレートへの電子流を最小にする電位バリアを示し
、ベース領域からの軽くドープした部分からコレクタ領
域へのチャンネルを示す。 特ム１出願人　ロックウェル・インターナショナル・コ
ーポレーション ｕ３ ＦＩＧ、６

Claims (13)

    【特許請求の範囲】
  1. （１）　　Ｐ！１！にドープされたサブストレート上に
    サブミクロン寸法のＰＮＰラテラルトランジスタのアレ
    イを構成する方法であって、 それぞれのトランジスタは、 サブストレートに所定の深さにＮ型不純物を注入するス
    テップと、 トランジスタを構成するそれぞれの活性領域ごとに境界
    領域を輪郭づけるようにマスクするステップと、 前記サブストレートの前記境界領域に前記深さを越えて
    スロットを形成するステップと、サブストレートの領域
    を前記Ｐ＋にドープされた深さの上の境界領域に近接さ
    せるため、スロットの設けられた境界領域を介して前記
    深さよりも浅い深さまでサブストレートをドープするス
    テップと、 前記ドープされスロットの設けられた境界領域をフィー
    ルド酸化物で満たすステップと、各トランジスタのＰ十
    部分を除き活性領域をＮ＋型にドープするステップと、 前記Ｐ中領域のそれぞれと前記Ｎ中領域に電気的な接続
    を設けるために、前記サブストレートの表面なメタライ
    ゼーションしパターン化するステップとを備えた極小領
    域ＰＮＰラテラルトランジスタの製造方法。
  2. （２）　前記スロットの形成は、前記サブストレートの
    （１１０）Ｉｉに、イオンミリングかＯＤＥエツチング
    のいずれかにより達成されている特許請求の範囲第１項
    記載の方法。
  3. （３）　前記注入は二重エネルギ砒素注入である特許請
    求の範囲第１項記載の方法。
  4. （４）　スロットの形成された境界領域を介してのドー
    ピングは、注入がそのスロットの深さの上部部分にｍｉ
    ｉされるようにスロット方向よりも充分小さいスロット
    の方向に対して成る角度でイオン注入することによって
    達成される特許請求の範囲第１項記載の方法。
  5. （５）　前記最後に述べたドーピングは熱によって活性
    領域の中にドライブされる特許請求の範囲第１項記載の
    方法。
  6. （６）　前記メタライゼーションおよびパターン化は、
    サブストレートを覆ってシリコン酸化物の層を設け、前
    記Ｐ＋ｌｌ域のそれぞれおよびＮ＋領領域メタライゼー
    ションのためのコンタクト領域を岡けることによって達
    成される特１１１Ｆ！求の範囲第１項記載の方法。
  7. （７）　前記ＮおよびＮ十領域のドーピングの輪郭は、
    前記活性トランジスタ領域の成るＰ＋領域から他のＰ＋
    領域へより軽くドープされたＮ領域を介して電子を通過
    させることによって、リプストレート表面へ向かう電子
    流を最小にする電位バリアを備えている特許請求の範囲
    第３項記載の方法。
  8. （８）　Ｐ型にドープされた基板上に形成されたサブミ
    クロン寸法のＰＮＰラテラルトランジスタのアレイであ
    って、 各トランジスタは、サブストレートに開隔を隔てて設け
    られたスロットを備え、そのスロットを介してＰ生型ド
    ーピングがスロットの深さより浅い深さに限定された近
    接したサブストレート領域の中に受入れられ、 前記スロットはフィールド酸化物によって充填され、ト
    ランジスタが形成される各領域を取り囲み、 前記領域に関−を隔てて設けられたスロットの内側の前
    記Ｐ＋ドーピングは、エミッタおよびコレクタ電極領域
    を構成し、 Ｎドーピングが前記サブストレートの前記Ｐ＋領域とは
    別の領域内へ二重エネルギ注入されかつＮ＋１１１ｍ１
    までエンハンスされてベース電極領域を構成し、かつ 各Ｐ＋およびＮ十電ｍ＊域に対するメタライゼーション
    接続部とを含むサブミクロン寸法のＰＮＰラテラルトラ
    ンジスタの７レイ。
  9. （９）　Ｐにドープされたサブストレート上にＰＮＰラ
    テラルトランジスタを作る方法であって、所定の深さま
    で二重エネルギ注入を使ってサブストレートをＮ型に注
    入し、サブストレーＩ・に凹部を設け、トランジスタの
    ための領域に境界をつけるステップと、 前記一定の深さの上のｉ紀領域の一隅を隔てられた部分
    をＰ＋にドープするステップと、前記領域のＰ＋にドー
    プされていない部分をＮ＋にドープするステップと、 前記凹部をフィールド酸化物で充＄１するステップと、
    および 前記各Ｐ＋のｌＩＩ［ｉを陽てて設番ブられた部分と、
    前記領域のｐ＋ｔドープされていない部分であってＮ＋
    にドープされた部分に電気的接続部を設けるステップと
    を備えたＰＮＰラテラルトランジスタの一造方法。
  10. （１０）　　Ｐサブストレート上に形成された活性流域
    を有するＰＮＰトランジスタであって、二重エネルギ注
    入によって所定の深さにサブストレートをＮ型に注入す
    るステップと、 ５− トランジスタの活性領域の外周にほぼ沿ってサブストレ
    ートに凹部を設けるステップと、前記凹部を設けるステ
    ップによって設けられた凹部部分を通ってトランジスタ
    の活性領域を選択的にドーピングするステップと、 前記サブストレートから活性領域を絶縁するために、サ
    ブストレート酸化物によって前記凹部を充填するステッ
    プと、および 電極端子とするために前記活性領域の興なった部分に導
    電体を形成するステップとを備えたＰＮＰラテラルトラ
    ンジスタ。
  11. （１１）　前記選択的ドーピングは、前記凹部の上部側
    面を通ってサブストレートにＰ生型ドーピングを導入す
    ることを備えた特許請求の範囲第１０項記載のトランジ
    スタ。
  12. （１２）　前記ドーピングは凹部に沿って予め決められ
    た深さに前記凹部を通ってサブストレート（角度をもっ
    て注入されることによって達成される？ｌ１ｌＦｌ１１
    求の範囲第１１項記載のトランジスタ。 ６−
  13. （１３）　電流制御のためにＮ＋にエンハンスされたサ
    ブストレート表面に近接したＰ＋にドープされた領域の
    藺の活性領域に拡散されたＮドーピングをさらに備えた
    特許請求の範囲第１２項記載のトランジスタ。
JP57106066A 1981-06-25 1982-06-17 極小領域ｐｎｐラテラルトランジスタおよびその製造方法 Pending JPS583278A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US277380 1981-06-25
US06/277,380 US4466178A (en) 1981-06-25 1981-06-25 Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics

Publications (1)

Publication Number Publication Date
JPS583278A true JPS583278A (ja) 1983-01-10

Family

ID=23060607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57106066A Pending JPS583278A (ja) 1981-06-25 1982-06-17 極小領域ｐｎｐラテラルトランジスタおよびその製造方法

Country Status (3)

Country Link
US (1) US4466178A (ja)
EP (1) EP0068074A2 (ja)
JP (1) JPS583278A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810865A (ja) * 1981-07-01 1983-01-21 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン ラテラルｐｎｐトランジスタおよびその製造方法
JPS6373663A (ja) * 1986-09-17 1988-04-04 Sanyo Electric Co Ltd ラテラルトランジスタ
JP2007123614A (ja) * 2005-10-28 2007-05-17 Kyocera Kinseki Corp 露光装置、ウェハ及び露光方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
EP0234244A3 (de) * 1986-01-24 1989-11-15 Siemens Aktiengesellschaft Verfahren um vertikale Seitenwände und Böden von Vertiefungen zu dotieren
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
USRE35036E (en) * 1986-06-13 1995-09-12 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
US5200353A (en) * 1987-06-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having trench capacitor
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
JP2894777B2 (ja) * 1990-03-02 1999-05-24 日本電気株式会社 半導体装置
EP0512607B1 (en) * 1991-05-03 1997-07-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device using ion implantation
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
FR2694449B1 (fr) * 1992-07-09 1994-10-28 France Telecom Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant.
US5344787A (en) * 1993-09-24 1994-09-06 Vlsi Technology, Inc. Latid implants for increasing the effective width of transistor elements in a semiconductor device
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
KR0165457B1 (ko) * 1995-10-25 1999-02-01 김광호 트렌치 소자분리 방법
KR100480554B1 (ko) * 1997-05-30 2005-05-16 삼성전자주식회사 반도체장치의트렌치소자분리형성방법
US5937287A (en) 1997-07-22 1999-08-10 Micron Technology, Inc. Fabrication of semiconductor structures by ion implantation
US5814547A (en) * 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
US6383871B1 (en) * 1999-08-31 2002-05-07 Micron Technology, Inc. Method of forming multiple oxide thicknesses for merged memory and logic applications
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6265279B1 (en) * 1999-09-24 2001-07-24 Infineon Technologies Ag Method for fabricating a trench capacitor
US6489223B1 (en) 2001-07-03 2002-12-03 International Business Machines Corporation Angled implant process
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7045436B2 (en) * 2004-07-27 2006-05-16 Texas Instruments Incorporated Method to engineer the inverse narrow width effect (INWE) in CMOS technology using shallow trench isolation (STI)
US7847373B2 (en) * 2008-12-22 2010-12-07 Agostino Pirovano Fabricating bipolar junction select transistors for semiconductor memories
GB201616955D0 (en) * 2016-10-06 2016-11-23 University Of Newcastle Upon Tyne Micro-milling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134969A (en) * 1980-12-29 1982-08-20 Rockwell International Corp N-p-n lateral transistor array and method of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134969A (en) * 1980-12-29 1982-08-20 Rockwell International Corp N-p-n lateral transistor array and method of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810865A (ja) * 1981-07-01 1983-01-21 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン ラテラルｐｎｐトランジスタおよびその製造方法
JPS6373663A (ja) * 1986-09-17 1988-04-04 Sanyo Electric Co Ltd ラテラルトランジスタ
JP2007123614A (ja) * 2005-10-28 2007-05-17 Kyocera Kinseki Corp 露光装置、ウェハ及び露光方法

Also Published As

Publication number Publication date
US4466178A (en) 1984-08-21
EP0068074A2 (en) 1983-01-05

Similar Documents

Publication Publication Date Title
JPS583278A (ja) 極小領域ｐｎｐラテラルトランジスタおよびその製造方法
US7560368B2 (en) Insulated gate planar integrated power device with co-integrated Schottky diode and process
US4419150A (en) Method of forming lateral bipolar transistors
US4415371A (en) Method of making sub-micron dimensioned NPN lateral transistor
JP2000183350A (ja) 高電圧半導体デバイス用集積エッジ構造の製造方法及び該集積エッジ構造
JP3790282B2 (ja) バイポーラトランジスタ及びその製造方法
US5861659A (en) Semiconductor device
US4584762A (en) Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same
US4435899A (en) Method of producing lateral transistor separated from substrate by intersecting slots filled with substrate oxide
JPS5825256A (ja) 自己整合型横方向トランジスタ及び製造方法
US5031014A (en) Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom
US6215167B1 (en) Power semiconductor device employing field plate and manufacturing method thereof
US5043787A (en) Extremely small area npn lateral transistor
JPH10294456A (ja) 半導体装置
JPH0620069B2 (ja) エミツタ直列抵抗を有するバイポーラトランジスタの製造方法
JP2721155B2 (ja) 半導体装置
EP0059266A2 (en) Lateral transistor separated from substrate by intersecting slots filled with a substrate oxide for minimal interference therefrom and method for producing same
EP0055412A2 (en) Lateral NPN transistor and method
EP0069191A1 (en) Complementary NPN and PNP lateral transistors separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same
EP0068072A2 (en) Lateral PNP transistor and method
JPH0348427A (ja) バイポーラ半導体装置とその製造方法
JP2658027B2 (ja) 半導体装置の製造方法
US6448125B1 (en) Electronic power device integrated on a semiconductor material and related manufacturing process
JPS6244819B2 (ja)
JPH0665218B2 (ja) 薄膜トランジスタの製造方法