JPS5832533B2 - トランジスタ断続的スイツチング回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＤＣ−ＤＣコンバータに好適なトランジスタ
断続的スイッチング回路に関し、更に詳細には、電力損
失が小さいと共に高周波動作が可能なスイッチング回路
に関する。

従来のＤＣ−ＤＣコンバークにおけるトランジスタスイ
ッチング回路は一般に第１図に示すように構成されてい
る。

即ちスイッチングトランジスタＱ１のベースとエミッタ
との間に抵抗ＲＢを介して変圧器Ｔの２次巻線ＮＳを接
続し、また変圧器Ｔの１次巻線ＮＰと直流電源ＥＢとの
間にドライブトランジスタＱ２を接続し、このトランジ
スタＱ２を波形ａで示す制御信号で断続的にオン・オフ
させ、これにより、スイッチングトランジスタＱ１に波
形すで示すベース電流ＩＢを接続し、このトランジスタ
Ｑ、を断続的にオン・オフするように構成されている。

ところで、トランジスタＱ１のライズタイム（立上り時
間）による電力損失を軽減するためにベース電流ＩＢを
増大することが行われている。

ところが、ベース電流を増大するとストレージ時間が長
くなり、高周波で断続することが難しくなる。

この種の欠点を解決するために、スイッチングトランジ
スタの立上り時間のみ、コンデンサの放電によってベー
ス電流を増大させる方式が提案されている。

しかし、充分なベース電流を簡単な回路構成で供給する
ことは困難であった。

そこで、本発明の目的は、要求されるベース電流を容易
に供給することが可能なスイッチング回路を提供するこ
とにある。

上記目的を達成するための本考案は、断続的スイッチン
グ動作をさせるためのスイッチングトランジスタと、前
記スイッチングトランジスタを駆動するためのベース駆
動変圧器の１次巻線と、前記１次巻線に電磁結合され且
つ前記スイッチングトランジスタのベースとエミッタと
の間に接続された２次巻線と、前記１次巻線にその一端
が接続された直流電源と、前記１次巻線の前記直流電源
が接続された点から所定の巻数だけ離れた点と前記直流
電源の他端との間に接続され且つ前記スイッチングトラ
ンジスタの全オン期間導通するように制御される第１の
ドライブトランジスタと、前記１次巻線の前記直流電源
が接続された点と前記第１のドライブトランジスタが接
続された点との間の点と前記直流電源の他端との間に接
続され且つ前記スイッチングトランジスタの立上り期間
のみ導通するように制御される第２のドライブトランジ
スタとから成るトランジスタ断続的スイッチング回路に
係わるものである。

上記考案によれば、第２のドライブトランジスタのオン
期間と、１次巻線に対する第２のドライブトランジスタ
の接続点との調整によって、ベース電流の増大期間と増
大量を自由に設定することが可能になる。

従って要求される高速度スイッチングのためのベース電
流を容易に供給することが可能になる。

以下、図面を参照して本発明の詳細な説明する。

本発明の１実施例に係わるＤＣ−ＤＣコンバータの具体
的回路は第４図に示されているが、この回路の理解を容
易にするために、第４図の一部を示す第２図についてま
ず述べる。

断続的にオン・オフ動作させるスイッチングトランジス
タＱ、のエミッタとベースとの間にはベース抵抗ＲＢＩ
を介して駆動変圧器Ｔ、０２次巻線Ｎｓ２が接続されて
いる。

また駆動変圧器Ｔ、０１次巻線ＮＰＩの一端Ｐ１は直流
電源ＥＢＩの一端に接続され、他端Ｐ２は逆流阻止ダイ
オードＤ１ と第１のドライブトランジスタＱ２を介し
て直流電源ＥＢ、の他端に接続されている。

１次巻線ＮＰ＋に設げられた中間タップＰ３と電源ＥＢ
Ｉの他端との間には第２のドライブトランジスタＱ３が
接続されている。

上記ベース駆動回路における第１のドライブトランジス
タＱ２のベースに第３図Ａに示すようなベース電流ＩＢ
Ｉを流し、第２のドライブトランジスタＱ３に第３図Ｂ
に示すベース電流ＩＢ２を流すと、変圧器Ｔ１の２次巻
線ＮＳ１に第３図Ｃに示すようなベース電圧ＶＢが発生
し、スイッチングトランジスタＱ１に第３図りに示すベ
ース電流ＩＢが流れる。

即ちスイッチングトランジスタＱ１の全オン期間をｔ１
〜ｔ３とすれば、第１のドライブトランジスタＱ２には
ｔ、〜ｔ３の全オン期間に対応するパルス幅を有するベ
ース電流ＩＢ＋を流し、第２のドライブトランジスタＱ
３にはｔ１〜ｔ２の立上り期間に対応するパルス幅を有
するベース電流ＩＢ２を流す。

これにより、第１のドライブトランジスタＱ２及び第２
のトランジスタＱ３はこれ等のベース電流ＩＢ＋及びＩ
Ｂ２に対応した期間において夫々オン状態になる。

この場合、ｔ１〜ｔ２期間では１次巻線ＮＰ、の内のＰ
ｌとＰ３との間の巻数と２次巻線ＮＳ、との比で電圧が
発生するので、この電圧は第１のドライブトランジスタ
Ｑ２のみが導通している期間ｔ２〜ｔ３よりも大きな値
になる。

従ってスイッチングトランジスタＱ１の立上り時ｔ、〜
ｔ２のベース電流は定常オン期間ｔ２〜ｔ３のベース電
流よりも大きくなり、ライズタイムによるトランジスタ
Ｑ１の損失を小さくすることが出来る。

一方、立上り後の定常オン期間ｔ２〜ｔ３ではベース電
流がｔ１〜ｔ２期間より減少する六−め、ストレージ時
間が長くならず、高周波動作が可能になる。

また全オン期間に渡って大きなベース電流を流していな
いために、ベース駆動電力が小さくなる。

上述のトランジスタＱ１の１駆動においてｔ１〜ｔ２期
間及びｔ２〜ｔ３期間のベース電流は勿論トランジスタ
Ｑ１を飽和動作させるに充分な値を有する。

次に第４図の具体的回路について述べる。

このＤＣ−ＤＣコンバータはセンタタップ方式であるた
めに、出力変圧器Ｔ２の一端に第１のスイッチングトラ
ンジスタＱ１が接続され、その他端に第２のスイッチン
グトランジスタＱ４が接続され、センタタップに直流電
源ＥＢ２が接続されている。

従って、第１のスイッチングトランジスタＱ、と第２の
スイッチングトランジスタＱ４とは交互にオン状態とな
り、第１のスイッチングトランジスタＱ１がオンの期間
には直流電源ＥＢ２．１次巻線１の上半分１ａ、トラン
ジスタＱ１ かも成る閉回路が形成され、第２のスイッ
チングトランジスタＱ４がオンの期間には直流電源ＥＢ
２．１次巻線１の下半分１ｂ、トランジスタＱ４かも成
る閉回路が形成されろ。

このため２次巻線２には第５図にに示すような交流電圧
が誘起する。

２次巻線２の交流はセンタタップ全波整流回路形式に接
続されたダイオードＤ３及びＤ４によって直流に変換さ
れる。

この変換で得られる整流出力はチョークコイルＬとコン
デンサＣによって平滑された後に負荷３に付与される。

第１のスイッチングトランジスタＱ、のベース駆動回路
は第２図に示した回路と同一である。

第２のスイッチングトランジスタＱ４０ベース駆動回路
も第１のスイッチングトランジスタＱ１のベース駆動回
路と実質的に同一である。

従って、２次巻線ＮＳ２はＮＳＩに対応し、１次巻線Ｎ
Ｐ２はＮＰＩに対応し、ドライブトランジスタＱ５はＱ
２に対応し、ドライブトランジスタＱ６はＱ３に対応し
、ダイオードＤ２はＤｌに対応し、ベース抵抗ＲＢ２は
ＲＢ＋に対応している。

負荷３０両端には負荷電圧を閉ループ制御するために電
圧検出回路４が設けられ、これが誤差増幅器５に接続さ
れている。

誤差増幅器５には基準電圧回路６も接続されているので
、基準電圧と負荷検出電圧とが比較増幅される。

誤差増幅器５の出力が付与されているパルス幅変調回路
７にはスイッチングトランジスタＱ１及びＱ４の断続の
周期を決定するための発振器８からクロック信号も付与
されているので、パルス幅変調回路７からは誤差増幅器
５の出力に対応したパルス幅を有するパルスがクロック
信号に決定された周期で発生する。

即ち第５図Ａに示すパルスが発生する。

第５図Ａのパルス列における低レベルで示スハルスの幅
Ｗ及びデユティ比は誤差出力に対応し、負荷電圧を所定
値にするようにスイッチングトランジスタＱ１及びＱ４
を制御するような大きさを有する。

従来はパルス幅変調回路７かも得られる矩形波パルスに
対応したベース電流を第１及び第２のスイッチングトラ
ンジスタＱ１及びＱ４に流していたが、本装置ではこの
ようにせずに、階段状のベース電圧を形成し、階段状の
ベース電流を流す。

このために、第１及び第２のインバータ９，１０、抵抗
Ｒ１とコンデンサＣ１とから成る遅延回路１１．フリッ
プフロップ１２、第１、第２、第３、第４、第５のＡＮ
Ｄゲート１３，１４，１５，１６゜１７が設けられてい
る。

第４図のＡ−に点の状態を示す第５図Ａ−に図を参照し
て第４図の回路の動作を説明すると、発振器８からは第
５図のｔｌｊｔ４ｔｔ７の時点に対応してクロック信号
が発生し、これがフリップフロップ１２に付与される。

このためフリップフロップ１２のＱ端子からは第５図Ｂ
の出力パルスが得られ、Ｑ端子からは第５図Ｃの出力パ
ルスが得られる。

パルス幅変調回路７の出力は第１のインバータ９を介し
て第１のＡＮＤゲート１３の一方の入力端子に入力され
ると共に、遅延回路１１を介してＡＮＤゲート１３の他
方の入力端子に入力される。

遅延回路１１の遅延時間はスイッチングトランジスタＱ
１及びＱ２の立上り時間に略対応して設定してあり、Ａ
ＮＤゲート１３の出力には第５図りのパルス列が得られ
る。

即ち、ｔｌ、ｔ４．ｔ７で発生するクロック信号の周期
に対応してｔ１〜ｔ２、ｔ４〜ｔ５、ｔ７〜ｔ８の時間
のパルスが第１のＡＮＤゲート１３から夫々第５図りに
示すように発生する。

この第５図りに示すパルスは第２のＭのゲート１４と第
３のＡＮＤゲート１５とに入力される。

第２のＭＯゲート１４にはフリップフロップ１２のＱ端
子出力部ち第５図Ｂのパルスも入力されているので、こ
こからは第５図Ｅに示すＡＮＤ出力が発生する。

このＭＯ出力は第３図Ｂのベース電流ＩＢ２に対応して
いる。

第３のＡＮＤゲート１５にはフリップフロップ１２のＱ
端子出力部ち第５図Ｃのパルスが入力されているので、
ここからは第５図Ｆに示すＡＮＤ出力が発生する。

第４のＡＮＤゲート１６にはパルス幅変調回路７の出力
を第２のインバータ１０で符号反転した出力とフリップ
フロップ１２のＱ端子出力部ち第５図Ｂのパルスとが入
力されるため、第５図Ａのパルス幅Ｗに対応したパルス
幅を有する第５図Ｇのパルスが得られる。

この第５図Ｇのパルスは前述の第３図Ａのベース電流Ｉ
Ｂ＋に対応している。

また第５のＡＮＤゲート１７にはインバータ１０の出力
とフリップフロップ１２のＱ端子出力部ち第５図Ｃのパ
ルスが入力されるので、第５図Ｈに示すパルスが得られ
る。

第２のＭ（ト）ゲート１４は第２のドライブトランジス
タＱ３のベースに接続され、第４のＡＮＤゲート１６は
第１のドライブトランジスタＱ、２のベースに接続され
ているので、第１及び第２のドライブトランジスタＱ２
及びＱ３は第２図及び第３図で説明したようにオン状態
になり、駆動変圧器Ｔ、の第１の２次巻線ＮＳＩには第
５図工に示すと同−波のベース駆動電圧ＶＢ＋が発生し
、第１のスイッチングトランジスタＱ１には第５図工に
示すベース電流が流れる。

また第３のＡＮＤ ゲート１５は第４のドライブトラン
ジスタＱ６のベースに接続され、第５のＡＮＤ ゲート
１７は第３のドライブトランジスタＱ５のベースに接続
されているので、トランジスタＱ５は第５図Ｈのパルス
に対応してオンになり、トランジスタＱ６は第５図Ｆの
パルスに対応してオンになる。

このため、第２の２次巻線ＮＳ２には第５図Ｊの波形に
対応したベース駆動電圧ＶＢ２が発生し、第２のスイッ
チングトランジスタＱ４には第５図Ｊに示すベース電流
ＩＢ２が流れる。

従って、ｔ１〜ｔ４の期間ではトランジスタＱ＋ｔＱ２
．Ｑ３が第２図及び第３図で説明したと同様の動作をな
す。

またｔ４〜ｔ７の期間ではトランジスタＱ４．Ｑ５．Ｑ
６が、トランジスタＱ、、Ｑ２ 、Ｑ３と同様の動作を
なす。

第１のスイッチングトランジスタＱ１がｔ１〜ｔ３の期
間でオン状態となり、第２のスイッチングトランジスタ
Ｑ２がｔ４〜七〇の期間でオン状態となると、出力変圧
器Ｔ２の２次巻線２には第５図にの電圧が得られる。

上述の第４図の回路によれば、比較的簡単な回路構成で
、立上り期間のみベース電流を増大したスイッチングト
ランジスタの駆動を確実に達成することが出来る。

以上本発明の１実施例に付いて述べたが、本発明は上述
の実施例に限定されるものではなく、更に変形可能なも
のである。

例えば、第４図において遅延回路１１を除去し、この代
りにインバータ９に直列に遅延回路を接続し、パルス幅
変調回路７の出力を反転し且つ遅延した信号と反転しな
いそのままの信号とをＡＮＤ ゲート１３に入力させて
第５図りに示すようなパルスを形成してもよい。

またセンタタップ方式のＤＣ−ＤＣコンバータに限るこ
と、直流電源と変圧器１次巻線と１個のトランジスタと
で閉回路を形成する−６式の変換回路、ハーフブリッジ
方式の変換回路、フルブリッジ式の変換回路、チョッパ
回路等の種々のトランジスタスイッチング回路に適用可
能である。

【図面の簡単な説明】

第１図は従来のＤＣ−ＤＣコンバータのトランジスタベ
ース１駆動回路を示す回路図、第２図は本発明の１実施
例に係わるＤＣ−ＤＣコンバータの一部を示す回路図、
第３図は第２図の回路の各部の波形図、第４図は１実施
例に係わるＤＣ−ＤＣコンバータの回路図、第５図は第
４図の各部の波形図である。 尚図面に用いられている符号において、Ｑｌはスイッチ
ングトランジスタ、Ｔ１は駆動変圧器、ＮＰ＋は１次巻
線、ＮＦ２は２次巻線、ＦＢＩは電源、Ｑ２は第１のド
ライブトランジスタ、Ｑ３は第２のドライブトランジス
タ、Ｄｌはダイオード、ＲＢＩはベース抵抗である。

Claims (1)

1. 【特許請求の範囲】 １ 断続的スイッチング動作をさせるためのスイッチン
   グトランジスタと、 前記スイッチングトランジスタを駆動するためのベース
   駆動変圧器の１次巻線と、 前記１次巻線に電磁結合され且つ前記スイッチングトラ
   ンジスタのベースとエミッタとの間に接続された２次巻
   線と、 前記１次巻線にその一端が接続された直流電源と、 前記１次巻線の前記直流電源が接続された点から所定の
   巻数だけ離れた点と前記直流電源の他端との間に接続さ
   れ且つ前記スイッチングトランジスタの全オン期間導通
   するように制御される第１のドライブトランジスタと、 前記１次巻線の前記直流電源が接続された点と前記第１
   のドライブトランジスタが接続された点との間の点と前
   記直流電源の他端との間に接続され且つ前記スイッチン
   グトランジスタの立上り期間のみ導通するように制御さ
   れる第２のドライブトランジスタと から成るトランジスタ断続的スイッチング回路。