JPS583227A - チップアライメント方法 - Google Patents
チップアライメント方法Info
- Publication number
- JPS583227A JPS583227A JP56101115A JP10111581A JPS583227A JP S583227 A JPS583227 A JP S583227A JP 56101115 A JP56101115 A JP 56101115A JP 10111581 A JP10111581 A JP 10111581A JP S583227 A JPS583227 A JP S583227A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- alignment
- exposure
- alignment mark
- exposure means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims 4
- 241000257465 Echinoidea Species 0.000 description 1
- 235000003823 Petasites japonicus Nutrition 0.000 description 1
- 240000003296 Petasites japonicus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は成るチップが露光されているＩＩＫ次に露光さ
れるべきチップのアライメントマークを読織って次に露
光されるべきチップの位置付けを制御するチップアライ
メント方法に関する。
れるべきチップのアライメントマークを読織って次に露
光されるべきチップの位置付けを制御するチップアライ
メント方法に関する。
従来の縮小投影形焼付は装置におけるチップのアライメ
ント方法は次の如きものであった。
ント方法は次の如きものであった。
チップのアライメントをとるのに先だって、そのチップ
が形成されるウェハ上に予め設けられ九ｌ対のアライメ
ントマークを原黴鏡で貌取り、その位置決めをなす。こ
Ｏ位置決めされたアライメントマークの位置をチップの
ための位置決め原点とする。これにより、この原点と露
光手段との精確な位置関係が確保される。まえ、上記原
点とウェハ上のチップとの間の距離紘予め判っている。
が形成されるウェハ上に予め設けられ九ｌ対のアライメ
ントマークを原黴鏡で貌取り、その位置決めをなす。こ
Ｏ位置決めされたアライメントマークの位置をチップの
ための位置決め原点とする。これにより、この原点と露
光手段との精確な位置関係が確保される。まえ、上記原
点とウェハ上のチップとの間の距離紘予め判っている。
この距離だけウェハが載置されているＸＹステージをレ
ーザ干渉計のＳ＊制御の下に移動させれ（上記チップは
露光手段に対し正確に位置決めされる。しかし、このよ
うな手段のみでは、機械的精度、ｘＹ直交度、熱膨張、
ウエノ・の反り等が複合されてアライメント精度に影響
を及ばずので精度の低下は避けられなかった。まえ、ア
ライメント精度の確保は露光手段の動作と社別個に生ぜ
しめられるので、アライメント時間が長くか＼らざるを
得なかつ九。従って、露光装置の処理能力の向上に上記
アライメント時間が障害となって来る。また、アライメ
ント精度を高めようとすると、アライメント時間が更に
長くなシこの点からも上記処理能力の向上は阻まれるこ
とになる。
ーザ干渉計のＳ＊制御の下に移動させれ（上記チップは
露光手段に対し正確に位置決めされる。しかし、このよ
うな手段のみでは、機械的精度、ｘＹ直交度、熱膨張、
ウエノ・の反り等が複合されてアライメント精度に影響
を及ばずので精度の低下は避けられなかった。まえ、ア
ライメント精度の確保は露光手段の動作と社別個に生ぜ
しめられるので、アライメント時間が長くか＼らざるを
得なかつ九。従って、露光装置の処理能力の向上に上記
アライメント時間が障害となって来る。また、アライメ
ント精度を高めようとすると、アライメント時間が更に
長くなシこの点からも上記処理能力の向上は阻まれるこ
とになる。
本発明は上述したような従来方法の有する欠点に鑑みて
創案され丸ものであ）、その目的はウニハキのチップの
露光中に′誼チップに隣接するチツ少の丸めの７ライメ
ント誤差を測定することにより、アライメント時間をな
くシ、これによシ処理能力の向上等を図ったチップアラ
イメント方法を提供することに委る。
創案され丸ものであ）、その目的はウニハキのチップの
露光中に′誼チップに隣接するチツ少の丸めの７ライメ
ント誤差を測定することにより、アライメント時間をな
くシ、これによシ処理能力の向上等を図ったチップアラ
イメント方法を提供することに委る。
以下、添付図面を参照しながら、本発明の一実施例を説
明する。
明する。
′ 第１図及び第２図は本発明方法を実施する装置構成
を示す。（１）はウエノ・伐）を載置するＸＹステージ
で、（２）Ｆｉｘｙステージ（１）の位置を制御する制
御装置である。（４）はウニＩ−（２）を露光する露光
手段であり、その光学系の中に、チップ０ためのアライ
メント！−り（Ｍ）（第３１１参照）を読取るための検
出系（６）が設けられている。
を示す。（１）はウエノ・伐）を載置するＸＹステージ
で、（２）Ｆｉｘｙステージ（１）の位置を制御する制
御装置である。（４）はウニＩ−（２）を露光する露光
手段であり、その光学系の中に、チップ０ためのアライ
メント！−り（Ｍ）（第３１１参照）を読取るための検
出系（６）が設けられている。
アライメントマーク（Ｍ）はウニＩ−（２）上の各チッ
プ（ＣＩ）、（Ｃ２）・・・毎に設けられ１本発明方法
によるアライメント工程に先立って各チップ近傍例えば
スライシングラインに設けられる。その数には、制限は
ない。
プ（ＣＩ）、（Ｃ２）・・・毎に設けられ１本発明方法
によるアライメント工程に先立って各チップ近傍例えば
スライシングラインに設けられる。その数には、制限は
ない。
検出系（５）はレンズ（８＞（このレンズは又露光手段
（４）のためのレンズでもある。）、反射鏡（社）、そ
して反射鏡け）からの光を受光するアライメントマーり
検出器（８）から成る。ｉれら検出器（２）の出力社制
御侠置仰）の入力へ接続されている。
（４）のためのレンズでもある。）、反射鏡（社）、そ
して反射鏡け）からの光を受光するアライメントマーり
検出器（８）から成る。ｉれら検出器（２）の出力社制
御侠置仰）の入力へ接続されている。
この制御装置には、又レーず干渉針（２）の出力（＆）
が接続されている。レーザ干渉針（１ｍは従来装置と同
様、ウェハ偉）に設けられた１対の１チツプサイズのア
ライメント・マーク鱒、龜珍を読み取や、その出力信号
は制御装置（６）へ供給され、ＸＹステージの１チップ
単位の移動制御に供される。
が接続されている。レーザ干渉針（１ｍは従来装置と同
様、ウェハ偉）に設けられた１対の１チツプサイズのア
ライメント・マーク鱒、龜珍を読み取や、その出力信号
は制御装置（６）へ供給され、ＸＹステージの１チップ
単位の移動制御に供される。
第２図において、龜っはウェハ偉）の位置付けに供され
る顕微鏡である。ｉた、輪はチップの露光の際に用いら
れるレクチルで、このレクチルにはレクチル毎に予め決
められた露光パターンが形成されている、 次に、本発明方法によるチップアライメント方法 れる。
る顕微鏡である。ｉた、輪はチップの露光の際に用いら
れるレクチルで、このレクチルにはレクチル毎に予め決
められた露光パターンが形成されている、 次に、本発明方法によるチップアライメント方法 れる。
次いで、レーザ干渉計（９）が作動され、ウエノ・（２
）上の最初のチップ（Ｃ１）が露光手段（４）の下方に
位置付けられ、その際に検出系（２）から最初のチップ
の九めの７ライメントマ一ク位置情報が得られる。この
位置情報が制御装置ｔｓ）で用いられて最初のチップが
アライメントマーク（Ｍｌ）に関して位置付けられる。
）上の最初のチップ（Ｃ１）が露光手段（４）の下方に
位置付けられ、その際に検出系（２）から最初のチップ
の九めの７ライメントマ一ク位置情報が得られる。この
位置情報が制御装置ｔｓ）で用いられて最初のチップが
アライメントマーク（Ｍｌ）に関して位置付けられる。
仁の位置付は俵に、露光手段（４）が動作されて上記最
初のチップの丸めの露光が行われる。この露光時間は比
較的に長い。また、このような露光領域は上述のように
上記最初のチップに隣接する（直近の）チップ（Ｃ２）
のためのアライメントマークをも包含している。
初のチップの丸めの露光が行われる。この露光時間は比
較的に長い。また、このような露光領域は上述のように
上記最初のチップに隣接する（直近の）チップ（Ｃ２）
のためのアライメントマークをも包含している。
従って、上述のような最初のチップのための露光中に、
次（露光されるべきチップ（Ｃ２）の丸めのアライメン
トマーク（Ｍ２）が検出系掴によって読取られ、その位
置情報が制御装置体）へ供給される。この位置情報と７
ライメントマーク（Ｍｌ）かむ、読取られた位置情報、
とに関して偏差があるか否かが制御装置（２）の中で調
べられる。偏差がなければ、次のＸＹステージ（１）の
移動（際して、レーず干渉計（２）の出力信号に応答す
る制御装置（３）によって補正なしＫｌチップ単位だけ
ＸＹステージ＜１）が移動される。
次（露光されるべきチップ（Ｃ２）の丸めのアライメン
トマーク（Ｍ２）が検出系掴によって読取られ、その位
置情報が制御装置体）へ供給される。この位置情報と７
ライメントマーク（Ｍｌ）かむ、読取られた位置情報、
とに関して偏差があるか否かが制御装置（２）の中で調
べられる。偏差がなければ、次のＸＹステージ（１）の
移動（際して、レーず干渉計（２）の出力信号に応答す
る制御装置（３）によって補正なしＫｌチップ単位だけ
ＸＹステージ＜１）が移動される。
逆に、偏差があるならば、それが補正量として制御装置
（３）で考慮されて次のＸＹステージの移動におけるＸ
Ｙステージの移動距離は１チップ単位分の移動距離士補
正距離となる。例えば、されるべきチップのアライメン
トのための補正量が検出され、その補正量が次に露光さ
れるべきチップへのＸＹステージ（１）の移動距離に反
映されるから、チップアライメント時間は全く必要でな
くなる。従って、露光装置の処理能力を向上古せ得る。
（３）で考慮されて次のＸＹステージの移動におけるＸ
Ｙステージの移動距離は１チップ単位分の移動距離士補
正距離となる。例えば、されるべきチップのアライメン
トのための補正量が検出され、その補正量が次に露光さ
れるべきチップへのＸＹステージ（１）の移動距離に反
映されるから、チップアライメント時間は全く必要でな
くなる。従って、露光装置の処理能力を向上古せ得る。
また、チップ毎のアライメント補正を施行しているから
、アライメント誤差の累積は危く、アライメント精度を
高めるためにアライメント時間を長引かせる必要をなく
しているからこの点からも、露光装置の処理能力が向上
される。
、アライメント誤差の累積は危く、アライメント精度を
高めるためにアライメント時間を長引かせる必要をなく
しているからこの点からも、露光装置の処理能力が向上
される。
上述のようなアライメント誤差をチップ毎に補正し得る
からアライメント精度は向上する。
からアライメント精度は向上する。
上述のようなチップ毎のアライメント補正を行いつ＼そ
の列の末端に到達し、次の列へ移る場合にも上記末端の
チップの露光中に＃チップに直近の、上記次の列のチッ
プのためのアライメントマークを読取り、これに応答し
て上述したと同様の補正を行いつ＼上記次の列のチップ
を露光系の真下に持たらナベ〈ＸＹステージ１１）を移
動させて露光を行う。以下同様にして、ウェハ偉）上の
すべてのチップに対して上述の工程を繰返す。
の列の末端に到達し、次の列へ移る場合にも上記末端の
チップの露光中に＃チップに直近の、上記次の列のチッ
プのためのアライメントマークを読取り、これに応答し
て上述したと同様の補正を行いつ＼上記次の列のチップ
を露光系の真下に持たらナベ〈ＸＹステージ１１）を移
動させて露光を行う。以下同様にして、ウェハ偉）上の
すべてのチップに対して上述の工程を繰返す。
上記実施例においては、アライメントマーク検出系を露
光手段の中に一体的に設は九場合について説明したが、
その検出系を露光手段とは別体的に設けてもよい。
光手段の中に一体的に設は九場合について説明したが、
その検出系を露光手段とは別体的に設けてもよい。
以上の説明から明らかなように、本発ＷｓＫよれば、次
の効果が得られる。
の効果が得られる。
■ チップのアライメント時間は全く必要でなく表る。
■ 露光装置の処理能力が向上す４
■ アライメント精度を高め得る等である。
第１図は本発明方法を実施する装置構成の儒函図、第２
図は第１図の平面図、第３＠はチップとアライメントマ
ークとを不す平面図である。 図中、１はＸＹステージ、２はウェハ、３は制御装置、
４は露光手段、５は検出系、９はレーザ干渉針、１２は
顕微鏡、（Ｍ）はアライメントマーク、（ＣＩ）、（Ｃ
２）・・・はチップである。 特許出願人 富士通株式会社 第２図２
図は第１図の平面図、第３＠はチップとアライメントマ
ークとを不す平面図である。 図中、１はＸＹステージ、２はウェハ、３は制御装置、
４は露光手段、５は検出系、９はレーザ干渉針、１２は
顕微鏡、（Ｍ）はアライメントマーク、（ＣＩ）、（Ｃ
２）・・・はチップである。 特許出願人 富士通株式会社 第２図２
Claims (2)
- （１） 半導体ウェハと露光手段との間に相対的な移
動を生じさせて上記半導体ウェハ上のチップと露光手段
とを位置付ける方法において、チップ毎に７ライメント
マータをチップの最初のアライメント時にチップ近傍に
設け、上記露光手９に露光されつ＼ある間に次に露光さ
れる直近のチップのためのアライメントマークを読取り
、諌アライメントマークと上記露光中の７２イメントマ
ークとの偏差値に応答して上記半導体ウェハと上記露光
手段との間に相対−な移動を生じさせて上記半導体ウェ
ハ上の上記直近のチップと上記露光手段とのアライメン
トをとることを特徴とするチップアライメント方法。 - （２） 上記直近のチップのためのアライメントマーり
を上記露光手段内に設は九検出系により読取ることを特
徴とする特許請求の範囲第１項記載のチップアライメン
ト方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101115A JPS583227A (ja) | 1981-06-29 | 1981-06-29 | チップアライメント方法 |
| EP82303411A EP0069529B1 (en) | 1981-06-29 | 1982-06-29 | Chip alignment method |
| DE8282303411T DE3275748D1 (en) | 1981-06-29 | 1982-06-29 | Chip alignment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101115A JPS583227A (ja) | 1981-06-29 | 1981-06-29 | チップアライメント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583227A true JPS583227A (ja) | 1983-01-10 |
Family
ID=14292069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101115A Pending JPS583227A (ja) | 1981-06-29 | 1981-06-29 | チップアライメント方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0069529B1 (ja) |
| JP (1) | JPS583227A (ja) |
| DE (1) | DE3275748D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176934A (ja) * | 1982-04-09 | 1983-10-17 | Oki Electric Ind Co Ltd | ウエ−ハアラインメント方法 |
| JPS5998525A (ja) * | 1982-11-26 | 1984-06-06 | Canon Inc | 分割焼付け装置のアライメント方法 |
| JPS60105232A (ja) * | 1983-11-14 | 1985-06-10 | Canon Inc | 自動焦点合わせ装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105215479B (zh) * | 2015-10-27 | 2018-01-12 | 湖北三峡职业技术学院 | 一种数控插齿机同步旋转轴误差补偿方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2622283A1 (de) * | 1976-05-19 | 1977-12-08 | Bosch Gmbh Robert | Verfahren zur lokalisierung eines festkoerperplaettchens und festkoerperplaettchen zur durchfuehrung des verfahrens |
| EP0005462B1 (de) * | 1978-05-22 | 1983-06-08 | Siemens Aktiengesellschaft | Verfahren zum Positionieren von zwei aufeinander einzujustierenden Objekten |
| JPS5856402B2 (ja) * | 1978-08-30 | 1983-12-14 | 大日本スクリ−ン製造株式会社 | 位置決め用センサ− |
| DE2905636C2 (de) * | 1979-02-14 | 1985-06-20 | Censor Patent- Und Versuchs-Anstalt, Vaduz | Verfahren zum Kopieren von Masken auf ein Werkstück |
-
1981
- 1981-06-29 JP JP56101115A patent/JPS583227A/ja active Pending
-
1982
- 1982-06-29 DE DE8282303411T patent/DE3275748D1/de not_active Expired
- 1982-06-29 EP EP82303411A patent/EP0069529B1/en not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176934A (ja) * | 1982-04-09 | 1983-10-17 | Oki Electric Ind Co Ltd | ウエ−ハアラインメント方法 |
| JPS5998525A (ja) * | 1982-11-26 | 1984-06-06 | Canon Inc | 分割焼付け装置のアライメント方法 |
| JPH0114697B2 (ja) * | 1982-11-26 | 1989-03-14 | Canon Kk | |
| JPS60105232A (ja) * | 1983-11-14 | 1985-06-10 | Canon Inc | 自動焦点合わせ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0069529A2 (en) | 1983-01-12 |
| EP0069529B1 (en) | 1987-03-18 |
| EP0069529A3 (en) | 1983-11-16 |
| DE3275748D1 (en) | 1987-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62145730A (ja) | 投影型露光装置 | |
| JPS6028137B2 (ja) | 工作物上にマスクをコピ−する方法 | |
| US4617469A (en) | Exposure apparatus with detecting means insertable into an exposure path | |
| JP2003282420A (ja) | 露光方法及び装置 | |
| JPS61174717A (ja) | 位置合わせ装置 | |
| JP4227402B2 (ja) | 走査型露光装置 | |
| JPS63224326A (ja) | 露光装置 | |
| JPS583227A (ja) | チップアライメント方法 | |
| KR19990045161A (ko) | 위치맞춤장치 및 투영노광장치 | |
| JPH051610B2 (ja) | ||
| JP4174324B2 (ja) | 露光方法及び装置 | |
| JPS61114529A (ja) | アライメント方法 | |
| JPH0149007B2 (ja) | ||
| JP3204253B2 (ja) | 露光装置及びその露光装置により製造されたデバイス、並びに露光方法及びその露光方法を用いてデバイスを製造する方法 | |
| JPH0443408B2 (ja) | ||
| JPS6254434A (ja) | 露光方法 | |
| JP2000106345A (ja) | 露光装置及びその露光装置により製造されたデバイス、並びに露光方法及びその露光方法を用いたデバイス製造方法 | |
| JPH0562812B2 (ja) | ||
| JPH0193120A (ja) | 縮小投影露光装置および方法 | |
| JPH0463534B2 (ja) | ||
| JPH0437574B2 (ja) | ||
| JPH10242044A (ja) | サーチアライメントマークの形成方法 | |
| JPH01112725A (ja) | 位置合わせ方法 | |
| JPH02130910A (ja) | 位置合わせ方法 | |
| JPH05335211A (ja) | 半導体製造用露光装置 |