JPS5831797B2 - 伝送遅延変動制御方式 - Google Patents
伝送遅延変動制御方式Info
- Publication number
- JPS5831797B2 JPS5831797B2 JP5463279A JP5463279A JPS5831797B2 JP S5831797 B2 JPS5831797 B2 JP S5831797B2 JP 5463279 A JP5463279 A JP 5463279A JP 5463279 A JP5463279 A JP 5463279A JP S5831797 B2 JPS5831797 B2 JP S5831797B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- blocks
- time
- data
- delay variation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、ブロック単位で時分割多重伝送するディジタ
ル通信方式に於ける伝送遅延変動制御方式に関するもの
である。
ル通信方式に於ける伝送遅延変動制御方式に関するもの
である。
音声の有意部分をパケット化して時分割多重伝送する方
式に於いては、送信側に於けるパケット化の処理時間、
送信バッファによる遅延時間及び伝送路の遅延時間がそ
れぞれ変動するものであるから受信側に於けるパケット
の到着時間が一定でなく、ゆらぎを生じることになり、
復号化した音声品質が著しく劣化することになる。
式に於いては、送信側に於けるパケット化の処理時間、
送信バッファによる遅延時間及び伝送路の遅延時間がそ
れぞれ変動するものであるから受信側に於けるパケット
の到着時間が一定でなく、ゆらぎを生じることになり、
復号化した音声品質が著しく劣化することになる。
これを防止する為には、受信側にバッファを設ければ良
いことになるが、バッファの容量を非常に大きくしなけ
ればならず、不経済な構成となる欠点があった。
いことになるが、バッファの容量を非常に大きくしなけ
ればならず、不経済な構成となる欠点があった。
本発明は、前述の如き従来の欠点を改善したもので、受
信側に於いて信号の遅延変動を経済的な構成により吸収
することを目的とするものである。
信側に於いて信号の遅延変動を経済的な構成により吸収
することを目的とするものである。
以下図面を参照して詳細に説明する。
第１図はブロック単位で時分割多重伝送するディジタル
通信方式の送信部の要部ブロック線図であり、音声信号
をパケット化したブロック単位のデータがバスＢＵＳを
介して送信バッファメモリＳＱＢに加えられる。
通信方式の送信部の要部ブロック線図であり、音声信号
をパケット化したブロック単位のデータがバスＢＵＳを
介して送信バッファメモリＳＱＢに加えられる。
この送信バッファメモリＳＱＢは、例えば５１２チヤネ
ルから送られる有意データを集線多重化して９２チヤネ
ル相当の高速伝送路で伝送する場合、＃Ｏ〜＃１５の１
６ブロツクのデータを蓄積する容量を有し、且つＦＩＦ
Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ ）
方式のものであり、入力されたブロック順に出力されて
マルチプレクサＭＰＸに加えられる。
ルから送られる有意データを集線多重化して９２チヤネ
ル相当の高速伝送路で伝送する場合、＃Ｏ〜＃１５の１
６ブロツクのデータを蓄積する容量を有し、且つＦＩＦ
Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ ）
方式のものであり、入力されたブロック順に出力されて
マルチプレクサＭＰＸに加えられる。
このマルチプレクサＭＰＸに於いて、ブロック単位のデ
ータに、信号線５ＹＢＮを介して加えられた同期信号、
ブロック番号、ブロック番号（チャネル番号）等の信号
が付加されて伝送路に送出される。
ータに、信号線５ＹＢＮを介して加えられた同期信号、
ブロック番号、ブロック番号（チャネル番号）等の信号
が付加されて伝送路に送出される。
送信バッファメモリＳＱＢに第２図ａに示すようにブロ
ック単位のデータＡの次にデータＢが入力されたときは
、データＡの次に直ちにデータＢの送出が行なわれるが
、第２図すに示すように、データＡの次にデータＣ，Ｄ
、・・・・・・・・・が入力された後にデータＢが入力
されたときは、データＡの次にデータＣ，Ｄ、・・・・
・・・・・が送出された後にデータＢの送出が行なわれ
、データＡからデータＢをみた場合、送出時間が変動す
ることになる。
ック単位のデータＡの次にデータＢが入力されたときは
、データＡの次に直ちにデータＢの送出が行なわれるが
、第２図すに示すように、データＡの次にデータＣ，Ｄ
、・・・・・・・・・が入力された後にデータＢが入力
されたときは、データＡの次にデータＣ，Ｄ、・・・・
・・・・・が送出された後にデータＢの送出が行なわれ
、データＡからデータＢをみた場合、送出時間が変動す
ることになる。
このように成る１つのブロックに着目したとき、他のブ
ロックとの間の時間の変動は、ブロックの送出時間単位
で、送信バッファメモ’ＪＳＱＢの容量分、即ち最大１
６ブロツク分あることになる。
ロックとの間の時間の変動は、ブロックの送出時間単位
で、送信バッファメモ’ＪＳＱＢの容量分、即ち最大１
６ブロツク分あることになる。
これが遅延変動の大きな部分を占めることになる。
第３図は本発明の実施例の受信部のブロック線図であり
、５ＲＥＣは、送信部から伝送路を介して伝送された信
号を受信し、同期信号（ＳＹＢＮＲ）、ブロック番号等
の抽出及び速度変換等の処理を行なう受信処理部、ＴＳ
Ｍはタイムスロットの変換を行なうメモリであって、例
えば９２チヤネルの時分割多重伝送が行なわれるとき、
遅延変動時間を考慮して１２８ブロック分のデータ蓄積
容量を有するものである。
、５ＲＥＣは、送信部から伝送路を介して伝送された信
号を受信し、同期信号（ＳＹＢＮＲ）、ブロック番号等
の抽出及び速度変換等の処理を行なう受信処理部、ＴＳ
Ｍはタイムスロットの変換を行なうメモリであって、例
えば９２チヤネルの時分割多重伝送が行なわれるとき、
遅延変動時間を考慮して１２８ブロック分のデータ蓄積
容量を有するものである。
Ｃ０ＮＴは交換情報等の処理を行ない、各部を制御する
制御部、ＶＳＭは制御部Ｃ０ＮＴかもの交換情報を蓄積
し、シーケンシャルに読出しが行なわれる交換処理用メ
モリ、ＣＮＴはブロックのタイミングをカウントするカ
ウンタで、そのカウント内容はメモリＴＳＭＯ書込アド
レスとして用いられる。
制御部、ＶＳＭは制御部Ｃ０ＮＴかもの交換情報を蓄積
し、シーケンシャルに読出しが行なわれる交換処理用メ
モリ、ＣＮＴはブロックのタイミングをカウントするカ
ウンタで、そのカウント内容はメモリＴＳＭＯ書込アド
レスとして用いられる。
Ｍｌは受信処理部５ＲＥＣで抽出したブロック番号ＶＣ
Ｎを書込アドレスとしてカウンタＣＮＴのカウント内容
即ちメモＩＪ Ｔ Ｓ ＭへのデータＤＡＴＡＯ書込ア
ドレスを蓄積する第１のメモリ、Ｍ２は第１のメモリＭ
１の内容を所定時間後に転送し、交換処理用メモＩＪ
Ｖ Ｓ Ｍからの交換情報に従って読出してメモリＴＳ
Ｍの読出アドレスとする第２のメモリである。
Ｎを書込アドレスとしてカウンタＣＮＴのカウント内容
即ちメモＩＪ Ｔ Ｓ ＭへのデータＤＡＴＡＯ書込ア
ドレスを蓄積する第１のメモリ、Ｍ２は第１のメモリＭ
１の内容を所定時間後に転送し、交換処理用メモＩＪ
Ｖ Ｓ Ｍからの交換情報に従って読出してメモリＴＳ
Ｍの読出アドレスとする第２のメモリである。
５ＹＢＮＲはイニシャル時又は多重伝送路の空きチャネ
ルで送信側より送られた、送信側ＢＵＳのタイムスロッ
ト番号で、この値に前記最大遅延変動時間を加えた値が
、遅延カウンタＤＬＣにプリセットされる。
ルで送信側より送られた、送信側ＢＵＳのタイムスロッ
ト番号で、この値に前記最大遅延変動時間を加えた値が
、遅延カウンタＤＬＣにプリセットされる。
ＤＬＣは送信側のＢＵＳタイミングと同期して歩進し、
このカウンタ値をアドレスとしてＭｌの内容をＭ２に転
送する。
このカウンタ値をアドレスとしてＭｌの内容をＭ２に転
送する。
送信部のＳＱＢの容量が１６プロツクの場合、最大遅延
変動時間としては余裕をみて１８プロツク分に相当する
遅延時間とする。
変動時間としては余裕をみて１８プロツク分に相当する
遅延時間とする。
−例としてカウンタＣＮＴのカウント内容が「２」の場
合のブロック番号にのデータは、メモリＴＳＭの２番地
に書込まれ、第１のメモリＭ１のに番地にカウンタＣＮ
Ｔのカウント内容の「２」が書込まれる。
合のブロック番号にのデータは、メモリＴＳＭの２番地
に書込まれ、第１のメモリＭ１のに番地にカウンタＣＮ
Ｔのカウント内容の「２」が書込まれる。
一方カウンタＤＬＣは５１２を周期とし歩進しそのカウ
ンタ値がＫの時、第１のメモＩＪ Ｍ １のに番地を読
出アドレスとし、且つ第２のメモリＭ２の書込アドレス
として加えるので、第１のメモリＭ１の内容が第２のメ
モリＭ２に書込まれる。
ンタ値がＫの時、第１のメモＩＪ Ｍ １のに番地を読
出アドレスとし、且つ第２のメモリＭ２の書込アドレス
として加えるので、第１のメモリＭ１の内容が第２のメ
モリＭ２に書込まれる。
交換処理用メモＩＪ Ｖ Ｓ ＭのＯ〜５１１チャネル
に対応するＯ〜５１１番地のうちｉ番地にＫが交換情報
として書込まれている場合、ｉ番地の読出タイミングに
於いてＫが読出されて、第２のメモリＭ２の読出アドレ
スとなる。
に対応するＯ〜５１１番地のうちｉ番地にＫが交換情報
として書込まれている場合、ｉ番地の読出タイミングに
於いてＫが読出されて、第２のメモリＭ２の読出アドレ
スとなる。
それによって第２のメモＩＪ Ｍ ２から「２」が読出
されてメモリＴＳＭの読出アドレスとなり、メモリＴＳ
Ｍの２番地からブロック番号にのデータが読出される。
されてメモリＴＳＭの読出アドレスとなり、メモリＴＳ
Ｍの２番地からブロック番号にのデータが読出される。
即ちブロック番号にのデータはｉチャネルに挿入される
ことになる。
ことになる。
又第２図ａ、ｂに示すようにあるフロックの送出時点は
変動するのでメモＩＪ Ｍ １への書込み時点は同様に
変動する。
変動するのでメモＩＪ Ｍ １への書込み時点は同様に
変動する。
ところが第１のメモリＭ１がら第２のメモＩＪ Ｍ ２
への転送は到着時点にかかわりなく遅延カウンタＤＬＣ
の内容に従って行なわれるので、遅延変動時間の吸収が
行なわれることになる。
への転送は到着時点にかかわりなく遅延カウンタＤＬＣ
の内容に従って行なわれるので、遅延変動時間の吸収が
行なわれることになる。
又前述の実施例に於いては、メモＩＪ Ｔ Ｓ Ｍは９
２チヤネルの高速伝送路で受信したブロック単位のデー
タを５１２チヤネルに交換情報に従って分配する為のも
のであるが、１２８ブロック分のデータ蓄積容量で良い
ことになり、第１及び第２のメモ！ＪＭＩ、Ｍ２は５１
２チヤネルに対応した領域を有するけれども、■チャネ
ル当り７ビツト（０〜１２７のアドレス指定）で良いの
で、メモリ全体としての容量は、単純に５１２チヤネル
分のデータのバッファリングを行なう構成に比較して著
しく少ないものとなる。
２チヤネルの高速伝送路で受信したブロック単位のデー
タを５１２チヤネルに交換情報に従って分配する為のも
のであるが、１２８ブロック分のデータ蓄積容量で良い
ことになり、第１及び第２のメモ！ＪＭＩ、Ｍ２は５１
２チヤネルに対応した領域を有するけれども、■チャネ
ル当り７ビツト（０〜１２７のアドレス指定）で良いの
で、メモリ全体としての容量は、単純に５１２チヤネル
分のデータのバッファリングを行なう構成に比較して著
しく少ないものとなる。
以上説明したように、本発明は、ブロック単位の情報を
蓄積するメモリＴＳＭと、このメモリＴＳＭの情報蓄積
アドレスを、ブロック番号ＶＣＮをアドレスとして蓄積
する第１のメモリＭｌと、送信部と受信部との間で生じ
る最大遅延変動時間より大きい時間、例えば１８ブロッ
ク分の時間後に第１のメモリＭ１の内容を転送蓄積する
第２のメモリＭ２とを備えて、この第２のメモリの読出
情報をメモＩＪＴＳＭの読出アドレスとして加えるもの
であるから、少ないメモリ容量の構成でもって伝送遅延
変動を吸収することができる。
蓄積するメモリＴＳＭと、このメモリＴＳＭの情報蓄積
アドレスを、ブロック番号ＶＣＮをアドレスとして蓄積
する第１のメモリＭｌと、送信部と受信部との間で生じ
る最大遅延変動時間より大きい時間、例えば１８ブロッ
ク分の時間後に第１のメモリＭ１の内容を転送蓄積する
第２のメモリＭ２とを備えて、この第２のメモリの読出
情報をメモＩＪＴＳＭの読出アドレスとして加えるもの
であるから、少ないメモリ容量の構成でもって伝送遅延
変動を吸収することができる。
従って音声品質の劣化を生じることなく、パケット化に
よる音声信号の時分割多重伝送が可能となる。
よる音声信号の時分割多重伝送が可能となる。
第１図は送信部の要部ブロック線図、第２図ａ。
ｂは送信バッファメモリによる遅延変動の説明図、第３
図は本発明の実施例の受信部のブロック線図である。 ＳＱＢは送信バッファメモリ、ＭＰＸはマルチプレクサ
、５ＲＥＣは受信処理部、Ｍｌ 、Ｍ２は第１及び第２
のメモリ、ＶＳＭは交換処理用メモリ、ＣＮＴはカウン
タ、ＴＳＭはメモリ、ＤＬＣは遅延カウンタ、Ｃ０ＮＴ
は制御部である。
図は本発明の実施例の受信部のブロック線図である。 ＳＱＢは送信バッファメモリ、ＭＰＸはマルチプレクサ
、５ＲＥＣは受信処理部、Ｍｌ 、Ｍ２は第１及び第２
のメモリ、ＶＳＭは交換処理用メモリ、ＣＮＴはカウン
タ、ＴＳＭはメモリ、ＤＬＣは遅延カウンタ、Ｃ０ＮＴ
は制御部である。
Claims (1)
- １ 複数のチャネルからの情報をブロック単位で且つブ
ロック番号を付加して時分割多重伝送するディジタル通
信方式に於いて、前記ブロック単位の情報を蓄積するメ
モリと、前記ブロック番号をアドレスとして前記メモリ
の情報蓄積アドレスを蓄積する第１のメモリと、送信部
と受信部との間で生じる最大遅延変動時間より大きい時
間差で前記第１のメモリの内容を周期的に転送蓄積する
第２のメモリとを備え、該第２のメモリからの読出情報
を前記ブロック単位の情報を蓄積するメモリの読出アド
レスとすることを特徴とする伝送遅延変動制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5463279A JPS5831797B2 (ja) | 1979-05-03 | 1979-05-03 | 伝送遅延変動制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5463279A JPS5831797B2 (ja) | 1979-05-03 | 1979-05-03 | 伝送遅延変動制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55147093A JPS55147093A (en) | 1980-11-15 |
| JPS5831797B2 true JPS5831797B2 (ja) | 1983-07-08 |
Family
ID=12976124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5463279A Expired JPS5831797B2 (ja) | 1979-05-03 | 1979-05-03 | 伝送遅延変動制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831797B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930394A (ja) * | 1982-08-13 | 1984-02-17 | Nec Corp | 時分割交換方式 |
-
1979
- 1979-05-03 JP JP5463279A patent/JPS5831797B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55147093A (en) | 1980-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337212B2 (ja) | ディジタルテレビジョン情報を伝送／受信する方法および装置 | |
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| KR100373942B1 (ko) | 신호처리시스템 | |
| GB1322284A (en) | Multi-loop multiplexed data communication system | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| JP2000188593A (ja) | 同報分配伝送装置 | |
| GB1296181A (ja) | ||
| US5519708A (en) | System for converting synchronous time-division signals into asynchronous time-division data packets | |
| CA1268868A (en) | Arrangement for processing received data in tdma communications system and method therefor | |
| JPS5831797B2 (ja) | 伝送遅延変動制御方式 | |
| US4564938A (en) | Digital electronic switching systems | |
| GB1336542A (en) | System for tranferring information | |
| US5475706A (en) | Bulk data transmission system | |
| US5420894A (en) | Elastic storage circuit | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPS5831798B2 (ja) | 伝送遅延変動制御方式 | |
| JP2504736B2 (ja) | 時分割通信システム | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| JPS6138912B2 (ja) | ||
| JP3362829B2 (ja) | 複数データのセル変換方法 | |
| US4932025A (en) | Method of information transfer as well as an arrangement for implementing the method | |
| JPH0650850B2 (ja) | 異速度時分割多重伝送路間デ−タ伝送方法 | |
| JP2595741B2 (ja) | Ｔｄｍａ衛星通信ネットワーク | |
| JPH035098B2 (ja) | ||
| SU1043710A1 (ru) | Устройство дл приема и передачи информации |