JPS583003A - サ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は例えばＰＣＭオーディオディスクの再生装置
に適用して好適なサーボ回路に関し、特に、デジタル的
に構成できるとともに、構成が簡略化できるようにした
ものである。

ＰＣＭオーディオディスクの信号積■万式としては光学
式、静電容量式等が知られている。ところで、オーディ
オＰＣ’Ｍ信号をディスクに配録するには、角速度一定
で配録する方法と、線速度一定で記のする方法があるが
、記録密度を高くする点からすると、線速度−足の紀碌
が好ましい、この線速度一定の記録がなされ念ディスク
は、やけり線速賓一定で再生する必要がある。

この再生時のディスクの線速度一定の回転制御方法のひ
とつとして、ピックアップの位置をポテンショメータで
検出し、必要回転数がその位置の逆数となることから、
検出出方を割算器に供給して制御情報を得るものが知ら
れている。しかし、このような方法は、制御のための位
置検出器及び割算器からなる構成が高価、複雑となる。

そこで、以上２つの欠点を克服する目的で、ピックアッ
プの位置を検出する検出器を用いずど。

ディスクからの再生信号を用いてディスクの線速度一定
の回転制御を行なうことができるようにする方法が本出
願人により先に提案された（ｔ％願昭５５−１３２５２
３）。

この発明装置の理解を容易にするために先ず、この先の
装置について説明しよう。

なお、この装＠においては、ディスクに記録されるｒｌ
Ｊ　ｒｏＪの信号が記鎌時と再生時とで異なってしまう
のを防ぐように考慮されて贋る。

すなわち例えば光学式の信号検邑万式のＰＣＭオーディ
オディスクの場合、記録信号によって光変調されたレー
ザーを用いて、記録信号の「１」又ＨｒＯＪ　と対応す
るビット（（ぼみ）が形成された原盤を作成するマスタ
リングとこの原盤から通常のアナログディスクと同様の
方法で複製するプレスとを経て光学式のディスクが製造
されるが、このマスタリングの条件などによってビット
の大きさが一様に所定量だけずれ、その結果、記録信号
のオンオフ比が５０％でも、再生信号のオンオフ比が５
０％とならない現象（アシンメトリ−と称する）が生じ
る。つまり、再生系の波形ｆ換回路において再生信号を
パルス信号に変換したときに、パルス幅が記録信号と異
ったものとなり、その結果、再生データの復調などの処
理が正しくされなくなる問題点が生じる。従来で汀、デ
ィスク器に供給して波形変換する場合に、比較用の基準
レベルＣスレッショールドレベル）を手動で調整するこ
とによって上述の問題点を克服していた。

したがって調整操作が煩しかった。

この例では、このアシンメトリ−の補正も再生信号を用
いて自動的にできるようにしている。

また、さらに、この先に提案された装置においては次の
点が考慮されている。

オーディオＰＣＭ信号を記録するに当たって。

ＡＭ　ＩＦ’詞やＦＭ変調などのキャリア変調方式にな
らないベースバンドで記録する場合、通常ランレングス
リミテッドコード（ｒｕｎ　ｌｅｎｇｔｈ　１１ｍ１ｔ
ｅｄ　ｃｏｄｅ　）の変調方法が用いられる。この変調
方法は「０」又けｒ４Ｊのデータに関して２つのデータ
の遷移（トランジション）間の最小反転間隔−ｎを長く
して記録効率を高くするとともに、最大反転間隔Ｔｍａ
ｘを短いものとして、再生側におけるセルフクロックの
容易化を図るものである。

そして、この先の装置で＃ｉ最大又は最小の反転間隔の
、線速度が基準のものとなっているときの基準値からの
ずれを検出し、これを情報として速度サーボ及びアシン
メトリ−の補正をするようにする。

さらに、この場合、最大反転間隔Ｔｍａｘが連続するｆ
ｉＪｌ出力は、通常の１’謂によっては現われないこと
を利用して、ｆ４３図に示すように、最大反転間隔Ｔｍ
ａｘが２回連続する、つまり正、負極性として現れるビ
ットパターンをフレーム同Ｍ信号としている。そこで、
このフレーム同期信号が１フレ一ム期間中に必ず現れる
ことを考慮して最大反転間隔Ｔｍａｘが基準値となるよ
うに制御する。

なお、例えば最大反転間隔Ｔｙ１１ａｘは５．５Ｔ（Ｔ
け入力データのビットセルの期間）とされている。

１１１図はこの先に提案した再生装置の一例の系統■を
示すものである。

ＦＩＡＫかいて、（ｌ；は光検出器で、これよりばほぼ
正弦波状になまった波形の再生ＰＣＭ信号ＳＰが得られ
る。この信号ＳＰはアンプ（２１を通じて比較回路（３
１に供給され、スレッショールド電圧ＶＴと比較されて
、記録信号のｒＩＪ　ｒＯＪに対応した出力信号Ｓｏが
得られ、出力端子ｒｌ’ｒｌＫ導出される。

この出力信号Ｓｏけ、また、酸大反転関隔Ｔｍａｘの第
１の検出回路（４）（供給されるとともに、信号もがイ
ンバータ（５）Ｋて反転された信号Ｓｏが最大反転間隔
ＴｍａＸの第２の検出回路１６）Ｋ供給される。

これら第１及び第２の検出回路（４）及び（６）は、そ
れぞれ鋸歯状波形成回路（４Ａ）（６Ａ）とピークホー
ルド回路（４Ｂ）（６Ｂ）とからなっている。鋸歯状波
形成回路（４Ａ）は、比穀回路（３）の出力信号Ｓｏの
ｒｌＪの区間で一足の傾きをもってレベルが徐々に増加
する鋸歯状波８Ａ１を発生する。−万、鋸−状波形成回
路（６Ａ）＃ｉ出力信号Ｓ□（Ｆ）「ＯＪの区間で回路
（４Ａ）と同一の傾きをもってレベルが徐々に増加する
鋸歯状波８Ａ３を発生する。ピークホールド回路（４Ｂ
）（６Ｂ）　ｔｃおいてけ各鋸歯状＠　ＳＡｌ、　ＳＡ
２のピークレベルがホールドされる。

これらピークホールド回路（４Ｂ）及び（６Ｂ）の出力
信号すなわち第１及び第２の検出回路（４１及び（６）
の出力信号Ｖｄｌ及びＶｄ２は再生信号中の最大反転間
隔ＴｒＨａｘの長さと対応するレベルとなる。したがっ
てオーディオＰＣＭ信号のビットセルの所定の長さをＴ
として、５．５１の反転間隔が検出回路（４）又Ｆｉｉ
６１　Ｖｃ倶給されｔとキノソノ出力Ｖｄｌ又１ｊＶｄ
２のレベルを速度基準電圧ＥＳとし、この速度基準電圧
ＥｓとＶｄｌ又けＶｄ２とのレベル差を検出すれば、紀
録時の＠ｆｊ闇に対するずれの量を検出することができ
る。この例では、検出回路（６）の出力Ｖｄ２と速度基
準電圧Ｅｓとがレベル比較回路（７）　Ｋ　供給され、
出力端子（８）Ｋ速度制御信号が得られる。このｉ！Ｉ
ｔ制＃信号は、ディスクを回転させるモータの駆動回路
に供給される。こうして、ディスクは線速度一定で回転
するようにされる。

まｔ、検出回路（４）及び（６）の出力信号Ｖｄｌ及び
Ｖｄ２け減算回路（７）に供給され、両者の差の出力が
電圧発生回路Ｑｌ　（例えばアンプ）に供給され、この
電圧発生回路０・の出力がスレッショールド電圧ｖＴと
して比較回路（３）Ｋ帰還される。

この場合、再生信号として前述のようなフレーム同期信
号が供給されたときについて説明すると。

比較回路（３）からは第２図人に示す出力信号Ｓｏが得
られ、その反転宿命ｓ□＃ｉ同図Ｂのようなものとなろ
。したがって、鋸歯状波形成回路（４ム）（６Ａ）から
は、これら信Ｍ　８０　、　Ｓｏのそれぞれの「１」の
区間において、所定の傾斜で徐々にレベルが増大する鋸
歯状波８Ａ１　（ＩＩＩ　２図Ｃ）　、　８Ａ２（同図
Ｄ）が得られる。

今、アシンメトリ−の現象が生じていないと仮定すると
、第２図人及び同図Ｂにおいて実線で示すように、比較
（ロ）賂（３）の出力信号ｓ□の５．５Ｔのｒ６Ｊの区
間と５．５ＴのｒｌＪの区間とけ等しい長さとなる。出
力信号ｓ□と逆極性の出力信号邪においても、５．５Ｔ
の「ｌＪの区間ト５．５Ｔノ「ｏ」ノ区間トケ等しい長
さとなる。したがって鋸歯状波ＳＡｌのピーク値Ｖｄ１
及び鋸歯状波８Ａ２のピーク値Ｖｄｇが互いに等しい本
のとなり、減算回路（９）の出力に現れる誤差信号がＯ
となる。このとき電圧発生回路（ＩＧにより形成される
基準電圧ＶＴけ、所定レベルの本のとなる。

一方、アシンメトリ−の現象のために、第２　［１）’
Ｉ　Ａ及び同１ｉ２１Ｂにおいて破線で示すようｒ、出
力信号もの「１」の区間のパルス幅が狭くなり、その［
０」の区間のパルス幅が広ぐな２す、出力信号Ｓｏが逆
のパルス幅の変化を呈すると、ＩＥ２図Ｃ及び同図Ｄ’
において破線で示］゛ように、鋸歯状波８Ａ１のピーク
値がＶｄ１のように下がり、鋸歯状波８Ａ２のビー？値
カＶｄ２’ノヨ’）ｉｃ　上昇シ、（Ｖｄ１−　Ｖｄ２
−−ｊＶ）なる誤差信号が減算回路（９）から発生する
。この誤差信号によって電圧発生口＠ａＧから生じる基
準電圧ＶＴのレベルが減少され、Δｖ＝Ｏとなるように
制御される。まｔ、アシンメトリ−によるパルス幅のず
れの方向が第２図と逆であると、誤差信号の極性が正と
なり、基準電圧ｖＴのレベルが上昇するように制御され
る。

こうして、アシンメトリ−によるパルス幅の変動を除去
することができる。

ｒ２お、フレーム同期信号として、その変調方式の最大
反転間隔Ｔｍａｘ　（上述の例で５．５Ｔ）ｔ−越える
ような反転間隔のパターンを用いてデータと区別してい
る場合ＶＣは、この同期°信号のもつ反転間隔を検出し
、保持すれば良い。要するに、再生信号中に含１れる反
転間隔のうちで、最大又は最小のものを検出し、保持す
るようになされる。

なお、ディスクが線速度−足の回転をするように引き込
まれた後は、さらにワウフラツ−のきわめて少ない高精
度の回転制御を行なうようにされている。

すなわち、比較回路（３）の出力信号ｓ□け微分回路ｆ
ｌｌｌ［供給されて再生ＰＣＭ信号Ｓｏ中のクロック成
分が取り出され、これがＰＬＬ回路α′；Ａ［供給され
る。乙のＰＬＬ回路０２１の出力にけ再生信号と同一の
時間軸変動を有するビット周波数の再生クロックが得ら
れる。この再生クロックは位相比較回路０３に供給され
て、水晶発振器ａ４の出力が分局器ａりで分周されたも
のと比較され、その比較出力が出力端子αｅＫ得られ、
これがモータの駆動回路に供給される。こうしてディス
クは、線速度一定で、かつ、ワウフラッグが極めて少な
い状態で回転するようにされる。

前述の出力端子（８）°に得られる速度制御信号は、Ｐ
ＬＬ回路（１２が正規の位相−ツクを行なうために用い
られる。ＰＬＬ回路α２け、限られたロックレンジを有
しているので、出力熾子（８）に生じる速度制御信号を
用いないと、ピックアップの走査位置による大幅な線速
度の変化に追従して水晶発振器ａ尋の出力にディスクの
回転を１位相ロックできないのである。

この発明は以上述べた先の装置の改良に係わるもので、
速度サーボ回路及び位相サーボをデジタル的に構成する
とともに１両者をほぼ共通の回路でできるようにしｔも
のである。

以下、この発明の一実施例Ｙ図を参照しながら説明しよ
う。

第４図はこの発明の一例を光学式信号検出万丈のディス
ク再生装＆に適用した場合の系統図で、この例ではアシ
ンメトリ−の補正系もデジタル的に構成できるようにし
ている。

ま几、この例では、再生信号の最大反転期間の長さが５
，５Ｔであるかどうかの検出をなすＫｌｉ、再生信号の
ビット周波数よりも十分高い一定周波数のクロックを用
意し、信号Ｓｏの最大反転間隔内に含まれるこのクロッ
クの数をカウントシ、その数が最大反転間隔が線速をが
所定のものであるときに含まれる数となっているかどう
かによりなす。

第４図で、（２１１は最大反転間隔を検出するためのカ
ウンタ、のけ再生信号のピット周波数よりも十分に高い
周波数のクロックな得るクロック発生器で、このクロッ
ク発生器２３の出力りＣＬツクＣｈ−カラン４Ｑυのク
ロック端子に供給される。このカウンタＱＩＩけそのク
リア端子に供給される信号が「０」であるときけクリア
状態となり、「１」であるときけ入力クロックをカウン
トする状態となる。

２！９＃′ｉこのカラン４　＋２ｕのクリア信号発生回
路で、比較回路（３）の出力信号Ｓｏｃ第５図人）がそ
の筐１スイッチ回路（至）の−万の入力端に供給される
とともにこの信号８ｏがインバータ」にて極性反転され
た信号Ｓｏ（同図Ｂ）がスイッチ回路＠の他方の入力端
に供給される。そして、このスイッチ回路のが後述する
信号Ｓ％ｖＫより１フレ一ム分のデータの期間ｃ以下率
に１フレ一ム期間という）毎に一万及び他方の入力端に
交互に切り換えられて、このスイッチ回、路のより信号
８ｏとＳｏが交互に増り出され、クリア信号発生回路１
２５に供給される。

信号Ｓｏけ、また、フレーム同期儒号検出回路ＧＫ供給
される。このフレーム同期信号検出回路ｄはＰＬＬ回路
を有し、ディスクが、一旦線速Ｉｆ　一定に引き込まれ
た後においては、このＰＬＬＱｏ路が再生信号ＳＰのク
ロック成分に同期するようにされており、このＰＬＬ回
路よりのクロックに基づいて最大反転間隔５．５Ｔが２
度続くフレーム同期信号が検出される。そして、このフ
レーム同期信号検Ｗ回路（至）よりはフレーム同期信号
が検出されないときけ「１」の状態で、フレーム同期信
号が検出されるとｒＯＪＯ状１Ｍになる噴出出力信号Ｓ
Ｆが潜られる。

まｔ、フレーム同期信号はドロップアウト等により欠如
して“しまうことがあること奮考慮して、このフレーム
同期信号検出回路（至）よりは、検出信号ＳＰＫ同期す
るとともに、ドロップアウトにより欠如しｔものが挿入
された状態の信号ＳＰＧが得られるようにされている。

この場合、線速度一定に引き込まれ念後の定常状轢にお
いては、この信号８Ｆ’Ｇけフレーム同期信号が存在す
るであろう位！を示す情１１ｖ有するもので、ｔｘｓ図
ＣＫ示すｉうにフレーム同期信号区間及びその前後の若
干の期間を含む期間ＴＦＳで「０」となっている。

この検出回路（至）からの信号８ＦＧＦｉスイッチ回路
■の一万の入力端に供給される。

一方、水晶発振器（支）の出力信号が分局器＠に供給さ
れて、これより緩速度が所定の値のときのフレーム同期
信号の周期に等しい一定周期の信号、すなわちフレーム
周期の信号５ＦＸ（＠５図Ｈ）が得られ、これがスイッ
チ回路嬢の他方の入力端に供給される。

この場合、図からも明らからように信号ＳＦＸ＃′ｉ微
少パルス幅の正のパルス信号でアル。

このスイッチ回路（７）はディスクが緩速度−気に引き
込まれるまでは分局器Ω側に切り換えられるもので、そ
の切換信号は次のようにして得られる。

すなわち、スイッチ回路−の出力信号が分局器１ （３１Ａ）　Ｋて丁に分周され、その分局出力がさらに
分ｍｌ器ｒ３］Ｂ）に供給されてスイッチ回路■の出力
、１ 信号か百に分周され、その分局出力がフレーム同期信号
の有無検出回路（至）に供給される。また、フレーム同
期信号検出回路（至）よりの検出信号８Ｆがこの有無検
出回路＠に供給され、フレーム同期信号が例えば１６フ
レ一ム期間にわたって検出されないとき、つまり線速度
一定に引き込まれていないとキ「０」　で、フレーム同
期４に号が検出されるとき、つ１り線速度一定に引き込
まれたときｒＩＪとなる出力信号ＤＦ８が、この有無検
出回路（至）より得られる。そして、この出力信号ＤＦ
８がスイッチング制御信号としてスイッチ回路ωに供給
され、このスイッチ回路（１が、出力信号Ｄ？８が「０
」であるとき図の状態とけ逆の状！１ＩＶｃ、出力信号
ＤＦ８が「１」であるとき図の状態に、それぞれ切り換
えられるようにされる。

したがｐて、ディスクが線速度一定に引き込まれていな
いときけスイッチ回路（至）からは分局器（ト）の出力
ＳＦＸが得られ、線速度一定に引き込まれ、安定にフレ
ーム同期信号が検出されるようになるとこのスイッチ回
路（至）からけ信号ＳＦＱが俤られる。

そして、スイッチ回路（至）より得られた信号はクリア
信号発生回路６５に供給されるとともに分周器（３１Ａ
）　Ｋ供給される。したがって、分局器（３１Ａ）から
？ｉｌフレーム周期毎に、あるいＦｉｌフレーム同期期
間毎Ｋ　ｒｌＪ　ｒＯＪを交互にくり返す信号〜が得ら
れる。そして、この信号〜がスイッチ回路Ｑ３にその切
換信号として供給され、例えば信号〜が「１」である朝
間ではスイッチ回路のけ図の状ＩＭに、信号〜が「０」
である期間ではスイッチ回路（至）は図の状態とけ逆の
状態に、それぞれ切り換見られ、信号８ｏと信号ｓ□が
、１フレ一ム局期毎、あるいはｌフレーム同期期間毎に
、交互にこのスイッチ回路（至）より得られる。そして
、このスイッチ回路（ハ）の出力信号がクリア信号発生
回路（ハ）に供給される。

このクリア信号発生回路［有］からはスイッチ回路■の
出力信号が「０」　である期間で、スイッチ回路のの出
力信号が得られ、まｔスイッチ回路■の出力信号が「１
」であると′＃け「０」　となるクリア信号が得られ、
これがカウンタ１２１１のクリアｍ子に供給される。

カウンタ（２１１は、前述したようにそのクリア端子に
供給される信号が「０」であるときけクリア状態となり
、「１」であるときに入力クロックＣＰをカウントする
ようにされているから、スイッチ回路（至）の出力信号
が「０」の状態で信号Ｓｏ又は信号もがこのカウンタ２
１１のクリア端子に供給されるときけ、信号Ｓｏでは正
極性の反転間隔内で入力クロックＣＰがカラン４Ｑυで
カウントされ、信号Ｓｏでは負極性の反転間隔内で入力
クロックＣＰがカラン４ｃ！ＩＪでカウントされるもの
となる。つまり、正極性及び負極性の反転間隔内に含ま
れるクロックＣＰの個数がカウントされる。

スイッチ回路（至）の出力信号が「】」の状態であると
！！け、カウンタ（２＋１のクリア端子に供給される信
号は「０」であるのでカランＪｃ！１１けクリア状態と
なっている。そして、このスイッチ回路（至）の出、力
信号が「１」から「ＯＪに変わる位置けｌフレーム周期
毎又けｌフレーム同期期間毎に現われるので、カウンタ
Ｃ１！Ｄけ１フレ一ム周期毎又Ｆｉｌフレーム同期期間
毎にもクリアされる。

そして、この場合、スイッチ回路（ハ）よりけ１フレ一
ム周期期間毎又Ｆｉｌフレーム同期期間毎に信号Ｓｏと
信号Ｓｏが交互に得られるから、正極性の反転間隔の長
さの検出と負極性の反転間隔の長さの検出とけ１フレ一
ム周期毎あるいはｌフレーム同期期間毎に時分割的にな
されるものである。

そして、このカウンタ（２１１から＃−１ｔｌフレーム
周期期間あるいＦｉｌフレーム同期期関内において、信
号Ｓｏ中にディスクの線速度が所定のものであるときの
最大反転間隔５．５Ｔであるときに含まれるクロックＣ
Ｐの数よりも１クロツクで本余分にカウントされる長い
反転間隔が存在、すると「０」となり、そのでないとき
け「１」となる出力ＮＱが得られる。

そして、この出力Ｎｏが「０」ニなると、これＫよりカ
ウンタｅｎ＃ｉカウント不能状態にされるとともに、こ
の出力Ｎｏがクリア信号発生回路ＧＫ供給されているこ
とにより、本はや信号ｓ□あるいけ信号Ｓｏによっては
カウンタの）がクリアされないようにされる。そして、
これが次のフレーム周期の信号ＳＦＸあるいけフレーム
同＠周期の信号ＳＦＱによってカウンタ（２１１がクリ
アされるまで続くようにされる。

つまり、カウンタＱυの出力Ｎｏけ１フレ一ム局期期間
毎、又は１フレ一ム同慣期間毎に更新される。

このカラン４Ｑ１）の出力ＮＯＦｉＤフリップフロップ
回路（イ）のＤ端子に供給され、スイッチ回路Ｃ１より
の信号ＳＦＸ又は信号８ＦＧの立ち上がりにより、この
出方ＮｏがＤクリップフ回路１回路ｔ４Ｇにラッチされ
る。この場合、信号ＳＦＸ又は信号ＳＦＧによるカウン
タ２１１のクリアはＤフリップフロッ１回路（イ）への
出力Ｎｏのラッチが終了しり後なされるようにクリア信
号発生回路（ト）においてスイッチ回路（至）の出カイ
ぎ号は遅延されている。

とのＤフリップフロップ回路（４Ｇの出力に応じて１ｌ
ｉｌ速１引き込み及び速度サーボ、さらにアシンメトリ
−の補正をなすものである。

呻は線速度一定引き込み及び速度サーボのための系であ
り、着た、σＱけアシンメトリ−の補正のための系であ
る。これらけそれぞれアップダウンカウンタ６υ及びＩ
と、そのカウント値出力ＶＤ／Ａ変換等するｔめの出力
処理回路１３＆びａ’ｓｔ有しており、クロックパルス
発生回路槌からのクロックパルスがＤフリップフロラプ
回路明の出力に応じてアップダウンカラン４ＩＮ）συ
のアップカウント端子又はダウンカウント端子に供給さ
れるようにされている。

すなわち、タ日ツクパルス発生回路１５１　Ｋ　Ｆｉ分
周器（３１Ａ）の出力信号〜が供給され、この信号〜が
「１」である期間の始めの時点でパルスＰＵが発生され
るとともに、この信号〜が「０」である期、間の始めの
時点でパルスＰＤが発生される。

そして、パルスＰＵがゲート回路σ３ｖ通じてアップダ
ウンカランＪσυのアップカウント端子に供給され、パ
ルスｐ６がゲート回路（７４Ｊを通じてカウンタσＤの
ダウンカウント端子に供給される。また、パルスＰＤは
ゲート回路１１ｖ通じ、切換回路６４Ｊｖ通じてアップ
ダウンカウンタ６υのアップカウント端子に供給される
とともに、このパルスＰＤａゲート回路（（◆及び切換
回路−を通じてアップダウンカウンタ旬のダウンカウン
ト端子に供給される。

そして、Ｄフリップフロップ回路（４１）のＱ出力ｖＳ
が「】」であればゲートσ罎及びσ尋が開とされ、Ｑ出
力■が「１」であればゲート、１３が開となるようにさ
れている。

そして、出力処理回路＃３″ＩＪからの電圧がレベル比
較回路（７）に供給されて、ディスク駆動用モータがド
ライブされ、また、出力処理回路σりより波形変俟用の
比穀回路（３）に供給されるスレッショールド電圧ｖＴ
が得られるようにされてい為。

切換回路−は線速度一定にディスクが引き込まれた後は
、系−を位相サーボ系に切換えるためのもので、水晶発
振器費の出力が分局６費にて分周されて得られるフレー
ム周波数の３倍の周波数の信号３ｆｘ（第６図Ａ）と、
フレーム同期信号検出回路Ｑｉ３において例えは七〇Ｐ
ＬＬ回路の出力が分周されて得られるフレーム同期信号
の周波数の３倍のｍ波数の信号３ｆｐ（駕６しＩＢ）と
が供給される。そして、フレーム同期信号有無検出（ロ
）路的の出力ＤＦｓＫよって、この切換回路−は、ディ
スクの回転が線速ゼ一定に引き込まれるまではゲート回
路−及び閥の出力ｖ８択するように切り換えられ、線速
度一定に引き込１れた後＃′ｉ信号３ｆｘ及び信４ｇ３
ｉｐを選択するように切り換えられる。信号３ｆＸ及び
信号３ｆ　　が切換回路−で選択さｎる状態のとｅけ、
カウンタ６υのアップカウント端子に４６号３ｆｘが、
カウンタ６υのダウンカウント端子和信号３ｆｐが供給
されるものとなる。すると、カラン−６υの最下位ビッ
トの出方靴は、第６■Ｃｖｃ示すように、信号３ｆｘが
供給される毎に「１」となり、信号３ｆ、が供給される
ことにｒＯＪとなる信号となる。すなわち、信号ＳＬは
周期が信号３ｆｘ　Ｋ等しく、デユーティレシオが信号
３ｆｘと信号３ｆ、の位相差に応じたものとなる。これ
以上の上位ビットは変化ないから、モータ［けこの最下
位ビットのパルス幅に応じ変化する電圧が与えられ、こ
れにて制佃される。つまり位相サーボがかがるものであ
る。

次にこの１１４図の例ンさらすζ説明するに、先ず、デ
ィスクが線速度−足に引き込まれる１でについて説明す
る。− すなわち、ディスクが線速度一定に引き込まれる１では
フレーム同期信号有無検出回路ωの出力ｒ）Ｐｓが「０
」の状態となっており、スイッチ回路（■からけ分周器
（２’Ｊの出力信号Ｓ　）’　Ｘ　（第５図Ｈ）が得ら
れる。したがって、分局器（３］Ａ）のｗカルは第５図
■に示すよりな１フレ一ム周期期間毎に「１」「０」ン
交互にくり返す信号Ｓｗｔとなり、スイッチ回路Ｑ３か
らはこの信号Ｓ％ｖ１が「ｌ」であるＩフレーム周則期
間ＦＡでは信号Ｓｏが、この信号Ｓ％Ｖ１がｒＯＪであ
る１フレ一ム周期期間ＦＢでは信号ｓ□が、それぞれ得
られる。

そして、この場合、信号ＳＦＸは微少パルス１嬌の正の
パルスＯｉ号であるので、クリア信号発生回路のからは
期間Ｆ’Ａでは信号Ｓｏが、期間九では信号Ｓｏがほぼ
そのｔま得られる。したがって、期期間ＦＢでは再生信
号の負極性の反転間隔の長さが、それぞれその１フレ一
ム周期期間全体にわたって検出されることになる。

そして、カウンタＱυからけ各フレーム周期期間ＦＡ及
びＦＢ内において、１回でも反転間隔の長さが、ディス
クの線速度が所定のものであると六の最大反転間隔５．
５Ｔより長いときに、つまりディスクの線速度が遅いと
’ｆＫＫは「ｏＪとなる出力Ｎｏ゛が得られるから、こ
の引き込みがなされるまでの（ロ）転速度が運い聞け、
Ｄフリップフロラ１回路〔（赤の出力ｖｓけ「０」であ
り、出力ｖｓけ「］」である、［。

たがって、このときけゲート回ｗｔｔｉ１のみが開の状
態となる。また、このときフレーム同期信号有無゛検−
出回路ｒ３々の出力ＤＦ８　Ｋより切換回路−はゲート
回路−及びｆｆ４）の出力信号を選択する状Ｍ４にある
・したがって、クロック発生回路−からは期間）１人の
始めの時点でパルスＰｕ（第５図Ｊ）が、期間ＦＢＱ始
めの時点でパルスｌ’Ｄ　（同図Ｋ）とが得られるが、
パルスＰ１）がゲート回路Ｏ１及び切換回路−を通じて
アップダウンカウンタ６υのアップカウント端子に供給
され、そのカウント値が上昇される。

したがって、出力処理回路−からは徐々に上昇する電圧
が得られ、これがレベル比較器ｒ７１　Ｋ供給されるか
ら、モー４１に与えられる電圧が上昇してモータの回転
速度が上がる。

この状樟のときけ、ゲート回路ｎ３６４）は閉であるた
めアシンメトリ→補正系σ〔のカウンタσυＫＦｉアッ
プ又はダウンのクロックは供給されず、予め設定された
カウント値に応じ定電圧が出力処理回路ｒＩ″ＩＪから
得られ、これがスレッショールド電圧７テトされる。

回転速度が上昇して所定の線速度近傍に萱でなると、信
号８ｏ又は邪中の最大反転間隔は５．５Ｔに近いものと
なるのでカランＪ（２１１の検出精度に応じて、最大反
転間隔が５．５Ｔより長い場合と、短い場合とが表セれ
、カランＪ（２Ｄの出力Ｎｏ＃１ｒＯＪあみでなく「１
」にもなる。つまり、最大反転間隔が５．５Ｔより短く
なったとき、つ筐り速度が所定値より若干速くなると、
出力ＮｏＦ！「１」となり、Ｄフリップフロラフ回路顛
の出力ｖＳけ「１」、出力ｖＳが「０」となる。すると
、このときけゲート回路６滲がオンとなるから、クロツ
タ発生回路錦よりのりｐツクパルスＰＤがこのゲート回
路σａ及び切換回路−を通じてアップダウンカウンタ６
υのダウンカウント端子に供給され、そのカウント値が
下げうれる。し友がって、出力処理回路姉の出力電ｍｌ
が下がりモータの回転速度が下げられる。

そして、Ｄフリップフロラ１回路ｔ４Ｉｆ）ｔｈ力Ｖ８
が「１」となる期間の長さと、「０」になる期間の長さ
とが出力処理回路ｆｉｌの時定数との関係からみて等し
いようになると、アップダウンカウンタ６υのカウント
値けほぼ一定のものとなり、出力処理回路εりからはこ
のカウント値べ応じ定電圧が得られ、これによりディス
ク＃ｉ線速ｊｔ−ｆの回転をするようＫなる。

このとき、Ｄフリップフロラ１回路−の出力ｖＳカ「ｌ
」となる期間にクロックパルスＰＤ又ｕ　）’Ｕが得ら
れれば、ゲート回路０及びσ４が開の状棟であるためア
ップダウンカウンタσυのアップ又はダウンカウント端
子に供給され、これにより後述するようにアシンメトリ
−の現象を補正する方向に制御される。

こう′して線速度一定に引き込筐れると、フレーム同期
信号検出回路■よりの検出信号ＳＦが「ｏ」になること
により、フレーム同期信号有無検出回路（至）の出力Ｄ
ＦＳがｒｌＪになり、スイッチ回路（至）が図の状態に
切り換えられてこれより信号８ＦＧが得られる。１友、
この出力ＤＦ８　Ｋより切換回路−が信号３ｆｘ及び３
ｆｐを選択する状１１４に切り換えられ、モータＶＣＦ
ｉｍ述のような位相サーボがかかる。

この状態のと負け、切換回路−が信号３ｆｘ及び３ｆｐ
Ｖ選択する状ＩＩＫ切り換えられていることから、カウ
ンタ（２１１けアシンメトリ−補正系ｆｆ（１の反転間
隔検出回路として働く。そして、このときスイッチ回路
ωから得られる信号５ＦＧｄフレ一ム同期信号が存在す
る区間の情報を有する信号であるから、この例ではこの
信号５ＦＧｙｔ利用してこのフレーム同期信号部分、つ
まり最大反転間隔の正極性のものと負極性のものとが連
続する部分近傍でのみ、カラン４Ｉ２１１は反転間隔の
構出動作をするよう和される。したがって、この場合、
アシンメトリ−の補正は再往信号中のフレーム同期信号
部分の最大反転間隔のオン・オフ比が５０％になるよう
にされる。

再生信号には、このフレーム同期信号部分のみでな（、
他の期間にも最大反転間隔が存在することがあるのに、
このようにフレーム同期信号部分でのみアシンメトリ−
の補正がなされるようｋするのけ次のような理由による
。

すなわち、最大反転間隔はフレーム同期信号区間以外に
も含１れており、これは全くランダムに生じる。−万、
第１図の例にも示したように、ＰＣＭオーディオディス
クの再生装置の場合、一般にアシンメトリ−の補正とと
もにディスクの速度サーボも同時に行なわれるものであ
り、ディスクの回転速度はｌフレーム中においても刻々
と変化している。したがって、これ＃Ｃ伴いランダムに
生じる最大反転間隔も変動することになり、特定位置に
おける信号のオン・オ、］比を比較しないと正確なオン
・オフ比の判定がで＾ないのである。

また、フレーム開部信号区間以外においても、信号のオ
ン・オフ比を比較しようとすると、ディスクについた傷
により長い反転期間が生じた場合に、この影響により正
確なアシンメトリ−の補正ができないということも考慮
ｖｈている。

以下、このアシンメトリ−の補正について説明する。

スイッチ回路圓から得られた信号８ＦＧ（第５図Ｃ）は
クリア信号発生回路（至）に供給されるとともに分周器
（３］Ａ）　Ｋ供給される。信号８ＦＧは再生信号中の
フレーム同期信号の明期に一致した信号であるから、分
局器（３１Ａ）からの出力備考〜は、纂５図りに示すよ
うに１フレ一ム同期期間毎［［Ｊ　ｒｏＪｖ交互にくり
返す信号〜２となり、信号Ｓｗｚが「］Ｊとなる１フレ
一ム同期期間ＴＡではスイッチ回路のよりは信号ＳＯが
得られ％信号ｓｗ２が「０」となるｌフレーム同期期間
ＴＢではスイッチ回路のよりは信号ＳＯが得られる。ま
た、クロック発生回路間の出力クロックＰＵ及びＰＤＦ
ｉ第５自Ｅ及びＦに示すように１フレ一ム同期期間ＴＡ
の始めの時点毎及びｌフレーム同勘期関ＴＢの始めの時
点毎に、それぞれ得られる。

一方、クリア信号発生回路のからは、各１フレ一ム同期
期間内において信号ＳＦＧカ″−「０」であるフレーム
同期信号部分を含む期・関ＴＦ８　においてはスイッチ
回路（２３を通じた信号８０あるいけＳＯＯ１２の′１
ま得られ、信号８ＦＧがｒｌＪである他の期間、におい
ては常にｒＯＪとなるクリア信号力１？１！られ、これ
がカウンタ（２１１のクリア端子に供給されるカムら、
カランＪ（２１１はこ００聞ＴＦＳで得られるフレーム
同期信号の最大反転間隔が５，５Ｔより長いか短いカー
Ｖ検出する。そして、スイッチ回路のより信号５ＯｆＪ
−得られる期間ＴＡ−Ｔけカラン４１ｉ！υでは正極性
の最−入反転間隔の検出がなされ、まｔ、スイッチ回路
Ｃ２Ｊより信号部が得らｎる期間ＴＢではカランＪ（２
１１では負極性の最大反転間隔が検出される。

そして、カランＪＯＩＩの検出出力ＮＯは信号ＳＦＧの
立ち上がりによりＤフリップフロラ１回路ＭＫラッチさ
れるので、Ｄフリツ１フロツ１回路ｔ４ｔｉの出力ｖＳ
及びＶＳ　Ｈ第５図Ｇに示すようにそれぞれ期間”ＦＳ
の終わりの時点で更新される。

例えば、正極性の最大反転間隔を噴出する期間ＴＡｖｃ
おいて、信号Ｓｏ中の正極性の最大反転間隔の長さが５
．５Ｔよりも短いと、カラン４（２Ｄの出力Ｎｏ＃−１
ｒｌＪであるため、出力ｖ８け同図ＧＫ示すように期間
ＴＡ中の期間ＴＦＳの終わりの時点から、次の期間ＴＢ
中の期間ＴＦＳの終わりの時点管で「１」となる。

すると、ゲート回路仔漕及びσ４がこの期間で開の状樟
となるが、この期間でけクロックパルス発生回路−から
はパルスＰＤのみが得られ、これがゲート回路σ４ｖ通
じてカウンタσυのダウンカウント端子に供給される。

したがって、カラ７４ｑυのカウント佃が下げられ、比
較用スレッショールド電圧ｖＴの値が下げられる。

正極性の最大反転間隔の長さが短くなるのけ。

第７図に示すように比較用スレッショールドｔ　圧■Ｔ
がアシンメトリ−が生じないときの電圧ｖＴｏよりも高
い電圧Ｖ・ｒＵとなっているときであるから、上記のよ
うにして電圧ＶＴの１直が下げられて正しい電圧ｖＴｏ
となるように補正されるわけである。

−万、負極性の最大反転間隔を検出する期間ＴＢにおい
て、信号Ｓｏ中の負極性の最大反転間隔の［サカ５．５
７’よりも短いと、カウンタＱυの出力ＮＱけやはり「
］」となるが、このときｑＤフリップフロップ回路顛の
出力ｖＳけ期間ＴＢ中の期間ＴＦ８の終わりの時点から
、次の期間ＴＡ中の期間ＴＦ８の終わりの時点まで１月
となる（第５図Ｇとは逆極性の状ｉとなる）。す□ると
、この期間では、クロックパルス発生回路６（目λらパ
ルスＰＵのみが得られるので、このパルスＰＵがゲート
回路０を通じてカラン１１）のアップカラン）４子に供
給されて、そのカウント値が上昇され、比較用スレッシ
ョールド電圧ｖＴの値が上げられ、る。

負極性の最大反転間隔の長さが短くなるのけ、１１１１
ｉｒＴ図から明らかなように、スレッショールド′電圧
ｖＴが正しい電圧ＶＴＯよりも低い電圧ｖＴＤとなって
いるときであるから、と記のように電圧ｖＴの値が上げ
られて正しい電圧ｖＴｏとなるように補正されるもので
ある。

以上のようにしてディスクが線速度一定でほぼ安定に回
転していると声において、波形変換回路の出力にアシン
メトリ−の現象が生じるときＫａ波形変換回路の出力中
の最大反転間隔の正極性のものの検出出力と負極性のも
のの検出出力に応じてアップダウンカウンタがアップカ
ウント又はダウンカウントされて、アシンメトリ−の現
象が補正されるものである。

なお、信号３ｆｘ及び３ｆ、　Ｋより位相サーボがモー
タに対してかけら、れているときに、ドＵツブアウトや
何等かの溝山により回転速度が大きく変動してフレーム
同期信号検出回路（至）において、フレーム同期信号が
、連続して１６フレ一ム同期期間以上にわｔって検出さ
れなくなると、フレーム同期信号有無検出回路（至）の
出力ＤＦＳが「０」になり、切換回路−がゲート回−一
及びσ４の出力信号Ｖ選択する状＠ＶＣ切り換見られる
。そして、カウンタＱυでの最大反転間隔の検出出力Ｎ
Ｏのラッチ出力であるＤフリップフロップ回路−の出力
ｖＳ及びＶＳ　Ｋよって、適宜アップダウンカウンタお
υにアップクロック又はダウンクルツクが供給され、線
蓮實が所定のものとなるように急速に速度サーボがかか
る。

フレーム同期信号が検出されるようになると、有無検出
回路（至）の出方ＤＰｓが「ｌＪＫ戻り、位相サーボが
かかる状＠に切換回路−が切り換えられる。

以上述ベアを第４図の装置の具体的な構成例を第８図に
示す。

この例においてけ、カランＪ１２１１の検出出方Ｎｏ＃
ｆナントゲート（２１Ｎ）より得るもので、最大反転間
隔が５．５Ｔであるときに含まれるクロックＣＰの数を
カウントすると、そのカウント出方の所定ビットのもの
がすべて（−１ＪＫなることによりナンドゲ−）　（２
１Ｎ）の出方ＮｏがｒＯＪとなるようにされるものであ
る。

りはツクＣＰの発生６四は水晶発振器（２２Ａ）とこの
発振器（２２Ａ）の出力を分周するカランＪ　（２２Ｂ
）とからなり、クリア信号発生回路四からの信号の立ち
°上がりによりカウンタ（２２Ｂ）が所定ノカウン）＊
にロードされて、検出される反転間隔の始めの時点とこ
のカウンタから得るりｐツクＣＰの発生位相とが常に一
定の関係となるようにされる。

クリア信号発生回路Ｑｓはナントゲート（２５Ａ）とイ
ンバータｒ２ｓＢ）　ｒ２ｓｃ）　（２ｓＤ）とからな
っている。

インバ・−タ（２５１４＞（２５Ｃ）（２５Ｄ＞　Ｆ！
スイッチ回回路の出力信号の遷延用である。

スイッチ回路（ハ）はナントゲート（２３Ａ）（２３Ｂ
）　ｔ！−インバータｒ２３Ｃ）とからなっており、信
号ｓ□がナントゲート（２３Ａ）Ｋ、信号Ｓｏがナント
ゲート（２３Ｂ）　Ｋ、十些ぞれ供給される。そして、
分局器（３１Ａ）からの信号初がその１１ナンドゲー）
　（２３Ｂ）に１インバータ（２３Ｃ）を介してす／ト
ゲー）　（２３Ａ）Ｋ、それぞれ供給されることにより
、これらナンドゲー）　（２３Ａ）及び（２３Ｂ）が交
互に開の状態となるようにされている。

また、これらナントゲート（２３Ａ）（２３Ｂ）　Ｋけ
、チン１トゲ−）　（２１Ｎ）の出力Ｎｏが供給されて
、この出力ＮｏがｒＯＪとなったときけこれらナンドゲ
ー）　（２３Ａ）及び（２３Ｂ）が閉の状態とされて、
信号８（１゜スイッチ回路田はナンドゲー）　（３０Ａ
）（３０Ｂ）（３０Ｃ）からなり、ナントゲート（３０
Ａ）　Ｋ　７レ一ム周期の信号ＳＦＸが供給され、これ
がフレー五同期有無検出回路（至）の出力ＤＦ８によ、
つてゲート制御され、また、ナンドゲー）　（３０Ｂ）
にフレーム同期笥彼数の信号８ＰＧが供給され、これが
出力Ｔ）ｙｓがインバータ（３２Ｃ）　Ｋよって反転さ
れ友信号によってケート制御されるものである。

分局器（３１Ａ）及び（３１Ｂ）　ｆｆこの場合、１個
のカラン−０υで構成されている。

フレーム同期信号有無検出回路（至）はカラン４ととも
にナンドゲー）　（３２Ｂ）　Ｋ供給され、また分局用
カランＪｌ（（υからの上分周部力がこのカラン６ 夕（３２Ａ）のクロック端子に供給される・フレーム同
期信号検出回路−において、フレーム同期信号が検出さ
れるときは、信号８ＦはｒＯＪであるので、カランＪ　
（３２Ａ）　ＦｉミリセットゆであるとともＫ。

ナンドゲー）　（３２Ｂ）の出力ＤＦ８がｒｔＪの状１
となる。−また、フレーム同期信号横用回路ｃ！ｂｌに
おいてフレーム同期信号が検出されないと負け、信号８
Ｆは「１」になるので、カラ７４　（３２Ａ）はカウン
ト可能状管となる。すると、′フレーム同期信号が検出
されなくなってから１６フレ一ム向期期間経逼すると、
カウンタＧυの°ｉ−分周出力が「ｌＪＫ立ち上がるた
め、カウンタ（３２Ａ）の出力が（−１Ｊ＃Ｃなり、ナ
ンドゲー）　（３２Ｂ）の出力Ｄｙｓが「０」Ｋなる。

クロック信号発生回路−のクロックツくルスＰＤの発生
回路部分は遅延回路として働く３個のインノ（−夕（５
０Ａ）（５０Ｂ）ｒ５０ｃ）と、ナントゲートｒ５０Ｄ
）と、インバー４　（５０Ｅ）とからなる。そして、信
号〜と、この信号〜がインバータ（５９Ａ）（５０Ｂ）
（５０Ｃ）によって遅延されたものとがナントゲート（
５０Ｄ）　ＩＩ（供給されて、インバータ（５０Ｅ）か
らは期間ＴＡ又けＦＡの始めの時点で３個のインノ＜　
−４（５０Ａ）ｒ５ＯＢ）（５０Ｃ）の遅延時間分のパ
ルス幅を有するノ（ルスｂが得られるものである。また
、クロックツくルスＰＵの発生回路部分は同様に遅延回
路とに働く３個のインバータ（５０Ｆ）（５０Ｇ）（５
０Ｈ）と、ナンドゲ−）　（５０Ｉ）と、インバータ（
５０Ｊ）とからなり、インバータｒ５０ｃ）の出力と、
これがインバー４　（５０Ｆ）（５０Ｇ）（５０Ｈ）で
−延された本のとがナントゲート（５０Ｉ）　Ｋ供給さ
れ、インバータ（５０Ｊ）より期間ＴＢ又は期間ＦＢの
始めの時点で、３個のインバータ（５０Ｆ）（５０Ｇ）
Ｃ５０Ｈ）の遅延時間分のパルス幅を有するパルスＰＵ
が得られる。

ゲート回路−σ罎及びσ句はナントゲートである・切換
回路６４１はナンドゲー）　（６４Ａ）（６４８Ｍ６４
Ｃ）（６４Ｄ）（６４Ｂ）及び（６４Ｆ’）からなる。

ナンドゲー）　（６４Ａ）Ｋは信号３ｆｘが、ナンドゲ
ー）　Ｃ６４Ｈ）　Ｋは信号３ｆ。

が、それぞれ供給され、−万、有無検出回路（至）の出
力ＤＦ８がこれらナントゲート（６４Ａ）（６４Ｂ）　
Ｋそのまま供給され、フレーム同期信号が安定に検出さ
れるときにこれらゲート（６４Ａ）（６４Ｂ）が開とさ
れる。また、ナントゲート−の出力がナントゲート（６
４Ｃ）　ｃ、ナントゲートσ４の出力がナントゲート（
６４Ｄ）　Ｋ、それぞれ供給される。とともに、出力Ｄ
ＩＰ８がインバー４　（３２０）　Ｋて反転された信号
がこれらナンドゲー）　（６４Ｃ）ｒ６４Ｄ）　Ｋ併給
され、これらナントゲート（６４Ｃ）（６４Ｄ）がフレ
ーム同期信号が１６フレ一ム周期期関又＃ｉ１６フレー
ム同期期間以上検出されないとき開となるようにされる
。

そして、ナントゲートｒ６４Ａ）と［６４Ｇ）の出力が
ナンドゲー）　（６４Ｂ）Ｋ供給され、その出力が７ツ
ブダウンカウンタ６υのアップカウント端子に、ナンド
ゲー）　（６４Ｂ）と（６４Ｄ＞の出力がナントゲート
（６４Ｆ）　Ｋ供給され、その出力がカウンタ６υのダ
ウンカウント端子に、それぞれ供給される。

そして、この例でけ、このカランＪ６１）は４ビツトの
カウンタとされるもので、出力処理回路−におイテケカ
ウンタ６υの４ビツトのカウント出力のうちの上位３ビ
ツトのカウント出力が一膚が共通に４［Ｉａされる抵抗
（６２Ａ）（６２Ｂ）（６２Ｃ）　Ｋ　！　ツテＤ／Ａ
変帯される。また、カウンタ６υの最下位ビットのカウ
ント出力がナンドゲー）　（６２Ｆ）　、イン、パーク
（６２Ｇ）及び抵抗（６２Ｈ１１に通じテ上記Ｄ／Ａ　
ｆ　Ｉｌｉ　ｉｔｓ　力に加光られ、位相サーボ用とさ
れる。

また、この場合、アップダウンカランＪ１ｍ）でアまた
アップダウンカウンタ６υでダウンカウントによりゼロ
カウントになったとき、それぞれアップカウント及びダ
ウンカウントを停止させないと、サーボ回路は誤動作と
なるので、上位３ビツトのカウント出力が゛供給される
ナンドゲー）　（６２Ｄ）及び（６２Ｂ）の出力がそれ
ぞれナンドゲー）　（６４１！：）及び（６４Ｆ）に供
給され、それぞれフルカウント及びゼロカウントとなっ
たとき、これらゲート（６４Ｋ）（６４Ｆ）が閉となる
ようにされている。

７ツプダウンカウｙｌσ１）４また４ビツトのカウンタ
で、その上位３ビツトのカウント出力が出力処理回路勾
の抵抗（７２Ａ）（７２Ｂ）（７２Ｃ）にてＤ／Ａ変換
されて、スレッショールド電圧Ｖ？とされる。

なお、この例では％に線速度一定の引き込みがなされ、
安定に線速度一定で回転するような状態となった後、な
ん・らかの珍由により位相サーボのロックがはずれたと
き位相サーボが・オフされるとともＫ、速度サーボの効
き１合をはやくして急速に安定な状Ｓ＋に引き戻すよう
に考慮されている。

すなわち、桐は線速闇−足引き込みロック回路で、これ
けＤフリップ７ｐツブ、回路（８０Ａ）と、ナンドゲー
）　（８０Ｂ０８０Ｃ）と、インバータ（８０Ｄ）（８
０Ｅ）とからなって２す、有無検出回路■の出力ＤＦＳ
がすｙトゲ−）　（ＢＯＢ）　Ｋ供給されるとともＶＣ
Ｄプリツ１フロップ回路（８０Ａ）のＱ出力がこのナン
トゲート（８０Ｂ）　［供給される。

とのＤフリップフロラ１回路（８ｆｌＡ）のＤ端子はノ
１イレベルにされている。また、そのクロックｍ子には
分鳴用カウンリυのπ分醐出力が供給されている。ＬＬ
テナントート（６２Ｄ）及びｒ６２Ｅ）の出力がナント
ゲート（８００）　Ｋ供給され、その出力がインバータ
（８０Ｄ）ｖ通じてこのＤフリップフロラ１回路（８０
Ａ）のクリア端子に供給されている。

そして、ナンドゲー）　（８０Ｂ）の出力は位相サーメ
用のナントゲート（６２Ｆ）　Ｋ供給されるとともにイ
ンバータｒｓｏＥ）ｖ−Ａじてレベル比較回路（７）の
反転入力端子に供給されている。

したがって、フレーム同期信号が得られていて、出力Ｄ
Ｆ８が「】」であるときに、アップダウンカウンタＩｍ
）がフルカウントでもなく、ゼロカウントでもなけれは
、インバーＪ　（８０Ｄ）の出力がｒｌＪの状態となる
ためＤフリップフロラ１回路（’８０Ａ）はクリアされ
、そのＱ出力は「０」となるので、ナフト。

ゲー）　ｒｓｏＢ）の出力が［１１となり、ナントゲー
ト（６２Ｆ）が開となって位相サーボ回路が働くととも
に、レベル比較回路（７）の比較用基醜電圧レベルであ
るインバータ（８０Ｅ）の出力がローレベルとされる・ −１、ＤＦＳが「１」の状態においてアップダウンカウ
ンタがフルカウントあるいけゼロカウントとなってしま
うようないわばサーボロックがけずれた状態になると、
ナンドゲー）　（８０Ｃ）の出力−ｂりｌＩＪ。

インバータｒ８０Ｄ）の出力がｒＯＪとなるため、、カ
ランＪ（ｌυの一分局出力によって、Ｄフリツ１フロツ
６ プ回ＩＩ　（８０Ａ）　［クロックが与えられ、そのＱ
ｆｆｉ力が「１」ニなる。すると、ナントゲート（８０
Ｂ）の出力けｒＯＪＫなる友めナントゲート（６２Ｆ）
は閉じられるとともに比較器（７）の反転入力端子に供
給される信号が７１イレベルとなって、速度サーボ力１
、激に倉（ようにされる。

なお、＠；４１ｆ一定に引き造管れるまでの間、特に水
晶発娠器から得たフレーム笥期の信号８ＦＸＫよりカラ
ンＪ（２υをリセットするようＫして、このフレーム周
期単位で反転間隔の長さの検出をするのけ、この引き込
みまでの開本フレーム同期周期〕信号８ＦＧｔ−用いる
と、フレームＩＩＩ］　Ｍ信号が検出されないときけ、
この信号８ＦＧの周波数ＦｉＰＬＬ回路の自走１波数の
分周信号となってフレーム周期に対してかなり高い周波
数となっており、ディスクの回転速度が遅□く、フレー
ム同期周期が長くなっている再生信号に対してこの信号
８１’Ｑの一周期内に最大反転間隔を含まないことがあ
るたべ線速度一定の引き込みができなくなるおそれがあ
るためである。

以上述べたよう和して、この発明においては、サーボ回
路をデジタル的に構成できるとともにサーボ信号の形成
回路としてアップダウンカウンタを用い、その上位ビッ
ト全速度サーボ用に、最下位ピッ）Ｖ位相サーボ用に、
それぞれ用いるようにしたので、速度サーボと位相サー
ボとを別々の系で行なう、必要がなく、構成が非常に簡
略化できるものである。

なお、以上はＰＣＭオーディオ再生装置にこの発明を適
用した場合であるが、この発明はこれに限らず、種々の
装置のサーボ回路として用いることができるのけもちろ
んである。

【図面の簡単な説明】

第１図は先に提案されたディスク再生装置のサーボ系及
び波形変換回路の一例の系統図、第２図及び第３図はそ
の説明のための波形図、第４図は８１６図及び第７図は
その説明のための波形図、第８図は第１■の例の具体的
実施例の一例を示す図である。 （３）は波形変換をするためのレベル比較回路、ｃｌｌ
ｌ−は最大反転間隔ン検出するカラン４、Ｉ４Ｉｎその
片方のラッチ回路としてのＤフリツ１フロップ回路、■
は一アップ又はダウン用のクロックパルス発生回路、σ
ａ＃ｉアシンメトリ−の補正系で、ａυはアップダウン
カウンタ、　ｆｆ３けＤ／Ａ変換をなす出力処理回路で
ある。

Claims (1)

【特許請求の範囲】
1. 基準のクロックと、駆動系の回転ＩＩＩＩ波数に応じた
   比較用クロックとを比幀して両者が所定の関係になるよ
   うにするサーボ系であって、上記基準のクロックがアッ
   プダウンカウンタのアップ（又はダウン）カウント端子
   に、上記比較用のクロックが上記了ツブダウンカウンタ
   のダウン（又はアンプ）カウント端）１；、それぞれ供
   給され、このアップダウンカウンタのカウント出力の上
   位ビットにより速度サーボが、最下位ピッ）により位相
   サーボがかけられるようにされたサーボ回路。