JPS5829B2 - バグパイプ効果装置 - Google Patents

Description

【発明の詳細な説明】 本発明はバグパイプのような効果を得る装置に関するも
ので、複数のキーの押圧に伴ない各作動する複数のキー
スイッチを並列シフト回路の入力端子に接続し、該並列
シフト回路の出力端子を複数の楽音信号の通過回路に介
入したゲート回路の制御極に各対応接続し、前記並列シ
フト回路に入力したキースイッチからの音程信号をリズ
ムパルスで１段シフトして前記出力端子から出力するよ
うにし、前記ゲート回路を通過する前記複数の楽音信号
を半音切り換えるようにしたことを特徴とする。

第１図は本発明の実施の一例を示すもので、１はキース
イッチ回路を示し、そのキースイッチ１−１・・・１−
１２の出力端子は並列シフト回路２の並列シフト入力端
子２ａ−１・・・２ａ−１２に接続した。

そして、その並列シフト出力端子２ｂ−１・・・２ｂ−
１２は複数の楽音信号（コード信号）の通過回路３−１
・・・３−１２に介入させたゲート回路４−１・・・４
−１２の制御極に接続した。

各ゲート回路４−１・・・４−１２の出力端子は共通に
増幅器５に接続し、その出力端子はスピーカー６に接続
した。

この実施例においては並列シフト回路２は次のように構
成した。

即ち、各並列シフト入力端子２ａ−１・・・２ａ−１２
に対応して夫々２個のＡＮＤ回路７ａ−１，７ｂ−１，
７ａ−２，７ｂ−２・・・７ａ−１２，７ｂ−１２を設
け、各入力端子２ａ−１−２ａ−１２を各対応するＡＮ
Ｄ回路７ａ−１゜７ｂ−１，７ａ−２，７ｂ−２・・・
７ａ−１２゜７ｂ−１２の一方の入力端子に接続し、隣
なるＡＮＤ回路７ｂ−１，７ａ−２，７ｂ−２，７ａ−
３・・・７ｂ−１２，７ａ−１の出力端子をＯＲ回路８
−１・・・８−１２に各接続し、その出力端子を並列出
力端子２ｂ−１・・・２ｂ−１２に各接続した。

そして一方の入力端子をリズムパルス入力端子９に、他
方の入力端子をスイッチ１０を介して電源１１に接続し
たＡＮＤ回路１２の出力端子をＡＮＤ回路７ａ−１・・
・７ａ−１２の他方の入力端子に接続すると共に、イン
バーター１３を介してＡＮＤ回路７ｂ−１・・・７ｂ−
１２の他方の入力端子に接続した。

１４はリズムパルス発生器を示す。今、スイッチ１０を
閉じた状態において、Ｃ＃コードのキースイッチ１−２
を閉じると、ＡＮＤ回路７ａ−２，７ｂ−２の各一方の
入力端子が「１」となり、リズムパルスが入力されるこ
となくインバータ１３の出力が「１」であるとすると、
ＣＲ回路８−２は導通し、並列シフト出力端子２ｂ−２
は「１」となり、ゲート回路４−２が開らかれてＣ＃コ
ード信号がそれを通過してスピーカー６からＣ＃コード
音が得られる。

かかる状態において、リズムパルスＰが入力されると各
ＡＮＤ回路７ａ−１・・・７ａ−１２の一方の入力端子
に「１」が入力され、インバータ１３の出力は「０」と
なるので、ＡＮＤ回路７ａ−２及びＯＲ回路８−１を通
って並列シフト出力端子２ｂ−１に「１」が得られ、ゲ
ート回路４−１がＯＮして０コ一ド信号が通過し、Ｃコ
ード音が得られる。

次でリズムパルスＰ１が消失すると再び前記したように
ゲート回路６−２が開らかれてＣ＃コード信号が得られ
る。

次で第２のリズムパルスＰ２が加えられるとＣコード音
が得られる。

このようにして各キースイッチ１−１・・・１−１２を
押してコード音が得られている状態において、リズムに
応じてリズムパルスが加わる毎に半音下のコード音を出
力させることによってバグパイプの演奏と同様の効果が
生ずる。

尚、前記したコード信号の通過回路３−１・・・３−１
２の入力端子は夫々コード形成回路１５−１・・・１５
−１２の出力端子に接続した。

これらコード形成回路１４−１・・・１４−１２は夫々
、１度、短３度、長３度、及び５度の楽音信号の通過回
路１５ａ−１１５ａ−４，１５ｂ−１，１５ｂ−４、・
・・・・・１５１−１・・・１５１−４からなり、各短
３度。

及び長３度の楽音信号の通過回路１５ａ−２゜１５ａ−
３，１５ｂ−２，１５ａ−３、・・・・・・１５／ｌ−
２，１５１−３に夫々ゲート回路１５ａ´−２゜１５ａ
’−３，１５ｂ’−２，１５ｂ’−３−・・・・１５
ｌ´−２，１５１´−３を介入した。

そして、電源１６をメジャー・マイナーコード切換スイ
ッチ１７を介して各長３度のゲート回路１５ａ´−３゜
１５ｂ´−３・・・１５１´−３の制御極に接続すると
共に、インバーター１８を介して各短３度のゲート回路
１５ａ’−２，１５ｂ´−２・・・１５１′−２の制御
極に接続した。

而して、図示のように切換スイッチ１７が閉じられた状
態においてはゲート回路１５ａ´−３，１５ｂ´−３・
・・１５１´−３が開かれて各コード信号の通過回路３
−１・・・３−１２にメジャーコードの楽音信号が通過
し、メジャーコードの楽音が得られ、また、切換スイッ
チ１７を開らくと各長３度のゲート回路１５ａ´−３゜
１５ｂ´−３・・・１５１´−３は閉じられ、短３度の
ゲート回路１５ａ´−２，１５ｂ´−２・・・１５１´
−２が開らかれてマイナーコードの楽音信号が通過し、
マイナーコードの楽音が得られる。

第２図は本発明の他の実施例を示すもので、並列シフト
回路２を並列入力並列出力シフト・レジスタ２０〔以下
シフト・レジスタ２０という。

〕と、リズムパルス入力端子９をシフト−レジスタ２０
に接続する回路に介入した制御回路２１とからなり、該
制御回路２１は微分回路２２とその負の出力パルスを反
転する２個のダイオード２５゜２６とインバータ２７と
からなる反転回路２８とその出力パルスで駆動される単
安定マルチバイブレータ−２４とからなり、該単安定マ
ルチバイブレータ−２４の出力端子はシフト・レジスタ
２０のＣＬＫ端子に接続し、前記入力端子９をＦ／Ｓ端
子に接続した。

その他の点については第１図の実施例と異なるところは
ない。

かくて、例えばＤコードの第３キースイッチ１−３を閉
じるとシフト・レジスタ２０の第３並列シフト入力端子
２ａ−３に「１」となり「００１０００００００００」
が加わる。

今、リズムパルスＰ１がＰ／Ｓ端子に加わると共に、該
リズムパルスＰが微分回路２２及びダイオード２５を介
して単安定マルチバイブレータ−２４の出力端子に得ら
れる第１パルスＰ′のポジティブエツジがＣＬＫ入力端
子に加わると「００１０００００００００」が当該シフ
トレジスタ２０に読み込まれる。

かくて第３並列シフト出力端子２ｂ−３に「１」が出力
され、Ｄコードより半音低いＣ＃コードのゲート回路が
開かれてＣ＃コード音が得られる。

次でリズムパルスＰの消失と共に単安定マルチバイブレ
ータ−２４の出力端子に得られる第２パルスＰ´´のポ
ジティブエツジがＣＬＫ端子に加わると当該シフトレジ
スタ２０は右へ１段シフトされて第４並列シフト出力端
子２ｂ−４に「１」が出力されＤコードのゲート回路が
開らかれてＤコード音が得られる。

次で、また第２のリズムパルスＰが入ってくると当該シ
フトレジスタ２０はリセットされて、上記したように並
列シフト入力端子２ａ−１・・・２ａ−１２の信号を読
み込むことと、右へ１段シフトされることが行なわれＣ
＃コード音に続いてＤコード音が得られる。

尚、以上に示した実施例においては第１図示のように並
列シフト出力端子２ｂ−１・・・２ｂ−１２をコードの
楽音信号の通過回路３−１・・・３−１２に各介入した
ゲート回路４−１・・・４−１２を開閉制御してコード
音を得るようにしたものを示したが、第３図に示すよう
に各楽音信号の通過回路３′−１・・・３´−１２を夫
々各単独の楽音信号の発振器２８−１・・・２８−１２
に接続し、各キースイッチ１−１・・・１−１２を並列
シフト入力端子２ａ−１・・・２ａ−１２に接続する回
路に夫々ＯＲ回路２９−１・・・２９−１２を介入する
と共に、夫々５度の関係にあるＯＲ回路２９−１・・・
２９−１２の入力端子に分岐接続し、更に短３度と長３
度とに関係のあるＯＲ回路２９−１・・・２９−１２に
接続する回路に夫々ＯＲ回路３０ａ 、３０ｂを一方の
入力端子と出力端子とで介入し、各短３度のＡＮＤ回路
３０ａの他方の入力端子をメジャー・マイナーコード切
換スイッチ３１を介して電源３２に接続し、各長３度の
ＡＮＤ回路３０ｂの他方の入力端子をインバーダー３３
を介して前記切換スイッチ３１の出力側に接続した。

かくして、図示のように切換スイッチ３１を開いた状態
においては各長３度のＡＮＤ回路３０ｂが開路状態にあ
るので、例えば第１キースイッチ１−１を閉じると、シ
フトレジスタ２０には「１０００１００１００００」が
入力され、リズムパルスでシフトレジスタ２０に読み込
まれて「１０００１００１００００」が出力されてＢＤ
＃Ｆ＃音が発生し、メジャーのＢコード音が得られる。

次でリズムパルスの消失に伴ない１段シフトされて「０
１０００１００１０００」が出力されてＣＥＧ音が発し
、メジャーのＣコード音が得られる。

またスイッチ３１を閉じると「１００１０００１０００
０」がシフトレジスタ２０に入力されてＡ＃ＤＦ＃とＣ
Ｄ＃ＧのマイナーのＢコード、Ｃコード音が得られる。

尚、このコード形成方式は第１図の実施例においても適
用出来る。

以上に示した実施例において誤って２つ以上のキーを同
時に押したとき、２つ以上のコード音が同時に得られる
ことは好ましくないので、各キースイッチ１−１・・・
１−１２を並列シフト回路２に接続する回路に第１図乃
至第３図に点線で示す位置に何れかのコード、例えば、
低音側のコードが優先される優先回路３４を介入させる
。

このように本発明によるときは並列シフト回路において
並列入力信号をリズムパルスによって１段並列シフトす
ることによってバグパイプと同様の効果音を得ることが
出来、而も並列シフト回路においてシフトさせるのみで
良いのでその構造も簡単にして廉価に得られる効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施の１例のブロック図、第２図及び
第３図は本発明の他の実施例の回路図を示す。 １−１・・・１−１２・・・キースイッチ、２・・・並
例シフト回路、３−１・・・３−１２・・・通過回路、
４−１・・・４−１２・・・ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 複数のキーの押圧に伴ない各作動する複数のキース
   イッチを並列シフト回路の入力端子に接続し、該並列シ
   フト回路の出力端子を複数の楽音信号の通過回路に介入
   したゲート回路の制御極に各対応接続し、前記並列シフ
   ト回路に入力したキースイッチからの音程信号をリズム
   パルスで１段シフトして前記出力端子から出力するよう
   にし、前記ゲート回路を通過する前記複数の楽音信号を
   半音切り換えるようにしたことを特徴とするバグパイプ
   効実装置。