JPS5829635Y2 - synchronous oscillation circuit - Google Patents

synchronous oscillation circuit

Info

Publication number
JPS5829635Y2
JPS5829635Y2 JP720677U JP720677U JPS5829635Y2 JP S5829635 Y2 JPS5829635 Y2 JP S5829635Y2 JP 720677 U JP720677 U JP 720677U JP 720677 U JP720677 U JP 720677U JP S5829635 Y2 JPS5829635 Y2 JP S5829635Y2
Authority
JP
Japan
Prior art keywords
capacitor
transistor
voltage
discrimination
discrimination level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP720677U
Other languages
Japanese (ja)
Other versions
JPS53103649U (en
Inventor
常雄 川崎
正之 本宮
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP720677U priority Critical patent/JPS5829635Y2/en
Publication of JPS53103649U publication Critical patent/JPS53103649U/ja
Application granted granted Critical
Publication of JPS5829635Y2 publication Critical patent/JPS5829635Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 本考案は、例えば第2図に示すように、入力パルスPa
が供給されると、このパルスPaから所定の期間t2後
に、出力パルスpbが得られる同期発振回路を提供しよ
うとするものである。
[Detailed Description of the Invention] The present invention provides, for example, as shown in FIG.
The present invention aims to provide a synchronous oscillation circuit which can obtain an output pulse pb after a predetermined period t2 after the pulse Pa is supplied.

以下その一例について説明しよう。Let's explain one example below.

第1図において、トランジスタ1,2のエミッタが共通
接続され、トランジスタ1のベースに入力端子11を通
じてパルスPaが供給され、トランジスタ2のベースに
可変抵抗器21から基準電圧vrが供給される。
In FIG. 1, the emitters of transistors 1 and 2 are commonly connected, a pulse Pa is supplied to the base of transistor 1 through an input terminal 11, and a reference voltage vr is supplied from a variable resistor 21 to the base of transistor 2.

そしてトランジスタ1のコレクタと、接地との間に、充
放電用のコンデンサ31が接続されると共に、電源端子
13と、コンデンサ31のホット側との間に、吐き出し
型の定電流源としてトランジスタ3が接続され、捷たコ
ンデンサ31のホット側と、接地との間に、スイッチン
グ用ダイオード41と、吸い込み型の定電流源としての
トランジスタ4とが直列接続される。
A charging/discharging capacitor 31 is connected between the collector of the transistor 1 and the ground, and a transistor 3 is connected between the power supply terminal 13 and the hot side of the capacitor 31 as a constant current source. A switching diode 41 and a transistor 4 as a sink type constant current source are connected in series between the hot side of the connected and disconnected capacitor 31 and the ground.

なおトランジスタ4のコレクメ電流は、トランジスタ3
のコレクメ電流よりも大きくされる。
Note that the current of transistor 4 is the same as that of transistor 3.
It is made larger than the current.

さらにコンデンサ31のホット側がレベル判別用のトラ
ンジスタ5のベースに接続されると共に、トランジスタ
5と6とが差動接続され、トランジスタ22のコレクタ
が、抵抗器22を通じて端子13に接続される。
Furthermore, the hot side of the capacitor 31 is connected to the base of the transistor 5 for level determination, the transistors 5 and 6 are differentially connected, and the collector of the transistor 22 is connected to the terminal 13 through the resistor 22.

捷たトランジスタ5のコレクタが、スレッショールドレ
ベル変更用のエミツメフオロワのトランジスタ8を通じ
てトランジスタ6のベースに接続されると共に、このベ
ースが、エミツメフオロワのトランジスタ9を通じてダ
イオード41とトランジスタ4との接続点に接続される
The collector of the disconnected transistor 5 is connected to the base of the transistor 6 through the emitsume follower transistor 8 for changing the threshold level, and the base is connected to the connection point between the diode 41 and the transistor 4 through the emitsume follower transistor 9. be done.

さらにトランジスタ5のコレクタが、工□ツメ接地のト
ランジスタ10を通じて出力端子12に接続される。
Further, the collector of the transistor 5 is connected to the output terminal 12 through a transistor 10 whose terminal is grounded.

なお、7は定電流源用のトランジスタである。Note that 7 is a transistor for a constant current source.

このような構成によれば、第2図に示すように、期間t
1にパルスPaが立ち上がると、これによりトランジス
タ1がオンとなり、トランジスタ3のコレクタ電流は、
トランジスタ1に流れると共に、コンデンサ31の充電
電荷は、トランジスタ1を通じて放電する。
According to such a configuration, as shown in FIG.
When pulse Pa rises to 1, transistor 1 turns on, and the collector current of transistor 3 becomes
The charge in the capacitor 31 is discharged through the transistor 1 while flowing to the transistor 1 .

そしてこの場合、トランジスタ2のベース電圧は、基準
電圧V、であるから、トランジスタ1のエミッタの電圧
もほぼ基準電圧Vrである。
In this case, since the base voltage of the transistor 2 is the reference voltage V, the emitter voltage of the transistor 1 is also approximately the reference voltage Vr.

従ってコンデンサ31の端子電圧V。は、放電により電
圧Vr昔で低下し、この電圧■。
Therefore, the terminal voltage of capacitor 31 is V. The voltage Vr decreases due to discharge, and this voltage ■.

で放電が停止して電圧V。The discharge stops and the voltage becomes V.

は電圧Vrとなる。オたこの状態では、トランジスタ5
はオフ、トランジスタ6はオンであり、従ってトランジ
スタ5のコレクタ電圧は比較的高い電圧にあるので、ト
ランジスタ8を通じてトランジスタ9のベース電圧も比
較的高い電圧vuにある。
becomes the voltage Vr. In the octopus state, transistor 5
is off, transistor 6 is on, and therefore the collector voltage of transistor 5 is at a relatively high voltage, so that the base voltage of transistor 9 through transistor 8 is also at a relatively high voltage vu.

そしてトランジスタ9のエミッタ電流が、トランジスタ
4のコレクタ電流となっている。
The emitter current of transistor 9 serves as the collector current of transistor 4.

昔たこのとき、ダイオード41のアノード電圧は、コン
デンサ31によって電圧(=Vr)であり、カソード電
圧は、トランジスタ9によってほぼ電圧vuであり、従
ってダイオード41は逆バイアスされてオフである。
In the past, when an octopus was used, the anode voltage of the diode 41 was a voltage (=Vr) due to the capacitor 31, and the cathode voltage was approximately the voltage vu due to the transistor 9, so the diode 41 was reverse biased and turned off.

さらに、トランジスタ5がオフなので、トランジスタ1
0もオフであり、従って出力パルスpbは立ち下がって
いる。
Furthermore, since transistor 5 is off, transistor 1
0 is also off, so the output pulse pb is falling.

そして次に、期間t2にパルスPaが立ち下がると、ト
ランジスタ1はオフとなり、コンデンサ31は、トラン
ジス!!X3のコレクタ電流、すなわち、定電流で充電
されるようになり、期間t2にはコンデンサ31の電圧
Vcは 一定の割り合いで上昇していく。
Then, when the pulse Pa falls during the period t2, the transistor 1 is turned off, and the capacitor 31 is turned off by the transistor! ! The collector current of X3, that is, the capacitor 31 is charged with a constant current, and the voltage Vc of the capacitor 31 increases at a constant rate during period t2.

なおこのときも、トランジスタ5のベース1i圧(=V
、)が、トランジスタ6のベース電圧(=Vu)よりも
低いので、トランジスタ5はオフ、トランジスタ6はオ
ンであり、従って期間t1と同様、ダイオード41はオ
フであると共に、パルスpbは立ち下がっている。
Also at this time, the base 1i pressure of the transistor 5 (=V
, ) is lower than the base voltage (=Vu) of the transistor 6, the transistor 5 is off and the transistor 6 is on. Therefore, as in the period t1, the diode 41 is off and the pulse pb falls. There is.

そして期間t3になると、コンデンサ31の電圧V。Then, in the period t3, the voltage of the capacitor 31 is V.

が、電圧vuになるので、トランジスタ5がオン、トラ
ンジスメロがオフとなると共に、トランジスタ5のコレ
クタ電圧が低下するので、トランジスタ8のエミッタ電
圧、すなわち、トランジスタ9のベース電圧は、電圧V
dに低下する。
becomes the voltage vu, so the transistor 5 turns on and the transistor 5 turns off, and the collector voltage of the transistor 5 decreases, so the emitter voltage of the transistor 8, that is, the base voltage of the transistor 9, becomes the voltage V.
d.

従ってダイオード41のアノード電圧は、コンデンサ3
1によって電圧VC(二VU)となり、カソード電圧は
、トランジスタ9によってほぼ電圧Vdとなるので、ダ
イオード41は順バイアスされてオンとなり、コンデン
サ31の充電電荷は、ダイオード41及びトランジスタ
4を通じて放電し、その端子電圧Vcは低下していく。
Therefore, the anode voltage of diode 41 is
1 becomes the voltage VC (2 VU), and the cathode voltage becomes approximately the voltage Vd due to the transistor 9, so the diode 41 is forward biased and turned on, and the charge in the capacitor 31 is discharged through the diode 41 and the transistor 4, The terminal voltage Vc decreases.

なおこの場合、トランジスタ4は定電流源として動作し
ているので、電圧■。
Note that in this case, the transistor 4 operates as a constant current source, so the voltage is ■.

は一定の割り合いで低下していく。decreases at a certain rate.

寸たトランジスタ3のコレクタ電流も、ダイオード41
を通じてトランジスタ4に流れる。
The collector current of the transistor 3, which has increased in size, also flows through the diode 41.
The current flows through the transistor 4 through the transistor 4.

さらにこのとき、トランジスタ5がオンなのでトランジ
スタ10もオンであり、従って出力パルスpbは立ち上
がっている。
Furthermore, at this time, since the transistor 5 is on, the transistor 10 is also on, and therefore the output pulse pb is rising.

そして次に期間t4になると、コンデンサ31の電圧V
Then, in the next period t4, the voltage V of the capacitor 31
.

が、電圧Vdになるので、トランジスタ5はオフ、トラ
ンジスタ6はオンとなる。
becomes the voltage Vd, so transistor 5 is turned off and transistor 6 is turned on.

従って期間t2と同じ動作状態となり、コンデンサ31
は再びトランジスタ3のコレクタN流により充電され、
電圧VCは上昇していく。
Therefore, the operating state is the same as that of period t2, and the capacitor 31
is charged again by the collector N current of transistor 3,
Voltage VC continues to rise.

以後、このような動作が繰り返えされ、さらに期間t7
になると、パルスPaにより期間t1以後の動作が繰り
返えちれる。
Thereafter, such operations are repeated, and further for a period t7.
Then, the pulse Pa causes the operation after the period t1 to be repeated.

こうして本考案によれば、入力パルスPaが供給される
と、このパルスPaから所定の期間t2後に、出力パル
スpbを得ることができる。
Thus, according to the present invention, when input pulse Pa is supplied, output pulse pb can be obtained after a predetermined period t2 from input pulse Pa.

しかもその場合、期間t2における電圧上昇の傾きは、
常に一定であるから、可変抵抗器21を調整して基準電
圧Vrの値を変更すれば、これに応じて期間t2を変更
できる。
Moreover, in that case, the slope of the voltage increase during period t2 is
Since it is always constant, by adjusting the variable resistor 21 and changing the value of the reference voltage Vr, the period t2 can be changed accordingly.

捷たIC化も容易である。It is also easy to convert it into an IC.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一例の接続図、第2図はその説明のた
めの波形図である。 11・・・・・・入力端子、12は出力端子である。
FIG. 1 is a connection diagram of an example of the present invention, and FIG. 2 is a waveform diagram for explaining the same. 11 is an input terminal, and 12 is an output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 充放電用のコンデンサと、このコンデンサを入力パルス
に同期して放電させるスイッチング素子と、上記コンデ
ンサを定電流で充電する充電回路と、上記コンデンサの
電圧を判別する判別回路と、この判別回路の判別出力に
応じてこの判別回路の判別レベルを第1の判別レベルt
heはこれよりも低い第2の判別レベルに変更する判別
レベル変更回路と、この判別レベル変更回路の出力によ
り制御されて上記コンデンサを定電流で放電させる放電
回路とを有し、上記入力パルスの供給直後から上記コン
デンサを定電流で充電させ、このコンデンサの電圧が上
記第1の判別レベルに達したとき、上記判別レベルを上
記第2の判別レベルに変更すると共に、上記放電回路を
動作させて上記コンデンサを定電流で放電させ、このコ
ンデンキの電圧が上記第2の判別レベルに達したとき、
上記判別レベルを上記第1の判別レベルに戻すと共に、
再度上記コンデンサを定電流で充電し、以後、この充電
動作を、次の入力パルスが供給されるまで繰り返すこと
により、上記入力パルスから一定期間遅れて所定幅の出
力パルスを繰り返し発生させるようにした同期発振回路
A charging/discharging capacitor, a switching element that discharges this capacitor in synchronization with an input pulse, a charging circuit that charges the capacitor with a constant current, a discrimination circuit that discriminates the voltage of the capacitor, and discrimination of this discrimination circuit. The discrimination level of this discrimination circuit is set to the first discrimination level t according to the output.
he has a discrimination level change circuit that changes to a second discrimination level lower than this, and a discharge circuit that discharges the capacitor with a constant current under the control of the output of this discrimination level change circuit, and Immediately after the supply, the capacitor is charged with a constant current, and when the voltage of the capacitor reaches the first discrimination level, the discrimination level is changed to the second discrimination level, and the discharge circuit is operated. When the capacitor is discharged with a constant current and the voltage of the capacitor reaches the second discrimination level,
While returning the discrimination level to the first discrimination level,
By charging the capacitor again with a constant current and repeating this charging operation until the next input pulse is supplied, an output pulse of a predetermined width is repeatedly generated with a delay of a certain period from the input pulse. Synchronous oscillation circuit.
JP720677U 1977-01-24 1977-01-24 synchronous oscillation circuit Expired JPS5829635Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP720677U JPS5829635Y2 (en) 1977-01-24 1977-01-24 synchronous oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP720677U JPS5829635Y2 (en) 1977-01-24 1977-01-24 synchronous oscillation circuit

Publications (2)

Publication Number Publication Date
JPS53103649U JPS53103649U (en) 1978-08-21
JPS5829635Y2 true JPS5829635Y2 (en) 1983-06-29

Family

ID=28693866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP720677U Expired JPS5829635Y2 (en) 1977-01-24 1977-01-24 synchronous oscillation circuit

Country Status (1)

Country Link
JP (1) JPS5829635Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57116414A (en) * 1981-01-13 1982-07-20 Nec Corp Oscillating circuit

Also Published As

Publication number Publication date
JPS53103649U (en) 1978-08-21

Similar Documents

Publication Publication Date Title
US4359649A (en) Monolithically integrable squarewave pulse generator
JP2693874B2 (en) Delay pulse generation circuit
JPS5829635Y2 (en) synchronous oscillation circuit
JPH01268454A (en) Gradual starter for switching source
US3378701A (en) Direct coupled pulse timing apparatus
EP0354357A2 (en) Delay device
US3961207A (en) Output retaining electronic circuit
JPH10313235A (en) V/f conversion circuit
JPH0122273Y2 (en)
JPH0451091B2 (en)
JPS625687Y2 (en)
JPH063449Y2 (en) Trapezoidal wave generator
JPH0526825Y2 (en)
JP2001157443A (en) Pulse control circuit and synchronous rectifying circuit
JPH0560284B2 (en)
JPS645384Y2 (en)
SU756616A1 (en) Triangular voltage generator
SU1182633A1 (en) Pulser
JPS5928313B2 (en) horizontal oscillation circuit
JPH0224271Y2 (en)
SU871315A1 (en) Square pulse generator
US3989998A (en) Wide range pulse generator
JPH0687653B2 (en) Power control circuit
JPS635296Y2 (en)
JPH0582775B2 (en)