JPS5827451A - 通信制御装置 - Google Patents

通信制御装置

Info

Publication number
JPS5827451A
JPS5827451A JP56126177A JP12617781A JPS5827451A JP S5827451 A JPS5827451 A JP S5827451A JP 56126177 A JP56126177 A JP 56126177A JP 12617781 A JP12617781 A JP 12617781A JP S5827451 A JPS5827451 A JP S5827451A
Authority
JP
Japan
Prior art keywords
character
circuit
data
detection signal
connection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56126177A
Other languages
English (en)
Inventor
Toshihiro Kamiyama
神山 敏廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56126177A priority Critical patent/JPS5827451A/ja
Publication of JPS5827451A publication Critical patent/JPS5827451A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は通信制御装置に関する。
通信回線を介してデータ伝送を行う場合やデータ処理機
器によりデータ処理を行う場合に、通信回線が受ける雑
音や機器の誤動作などによってデータの誤りが発生する
と、高品質のデータを必要とするシステムでは誤りを自
動的に検査し、訂正する誤り制御が行なわれる。
従来の通信制御装置では、上述の誤り制御のために、パ
リティチェ、夕方式や、冗長度符号チェツク方式を採用
して対処している。
しかし、これらはいずれもビット誤りに対する誤り制御
である九め、データ長が予め定められた規定長以外の不
正なデータ、例えば、規定長より長いデータや規定長よ
り短かいデータを受信しても、これらのデータに対して
正しいパリテイビ。
トやサイクリックコードが付与されていれば、通信制御
装置はこの不正なデータを正しい本のとみなしてしまう
という欠点がある。
通信制御装置内のメモリに格納されているチャンネルコ
マンドエントリ内の転送カウント格納アドレスを誤って
指定し九ために、誤った転送カウントを転送カウンタに
セットし次場合や、正しい転送カウントが転送カウンタ
にセットされているにもかかわらず、転送カウンタが誤
動作し几場合などには規定長以外のデータの送出が起→
うる。
また、規定長のデータが交換網に送出されたにもた手中
番等寺交換網内での誤動作により、規定長外の不正デー
タが送出されたかのようになったときには、前述のよう
に通信制御装置ではこの不正データを検出することがで
きず、そのまま処理が続けられ、上位装置に送出されて
上位装置における処理がさらに進んだ時点で、はじめて
不正データが検出され、処理の遅延や上位装置への余計
な負担を招くという欠点がある。
本発明の目的は上述の従来装置の欠点を除去し不正デー
タの早期発見によるデータ処理の迅速化および上位装置
の負担を軽減できる通信制御装置t−提供することにあ
る。
本発明の通信制御装置は文字数が予め定めた範囲内に規
定されている受信データの開始符号を検出して第1の検
出信号を発生する第1の検出信号発生手段と、前記受信
データの終了符号を検出して第2の検出信号を発生する
第2の検出信号発生手段と、前記予め定めた範囲が設定
された範囲設定手段と、前記第1の検出信号に応答して
リセットされ前記受信データから文字を組立てる動作を
行なう文字組立て手段と、前記第1の検出信号に応答し
てリセットされ前記文字組立て手段により組立てられた
文字の個数の計数を行なう文字計数手段と、前記第2の
検出信号に応答して前記文字計数手段O計数結果と前記
範囲設定手段に設定されている前記予め定めた範囲と全
比較し前記計数結果が前記予め定めた範囲内にないとき
には第3の検出信号を発生する比較手段と、前記文字組
立て手段で組立てられ九文字を格納し外部装置からの要
求に応答してこの格納した文字を出力し前記第3の信号
を受信したときにはこのとき格納した文字の出力を行な
わない文字格納出力手段とを含む。
次に本発明について図面を参照して詳細に説明する。
前述の従来装置の欠点を除去するためには、受信データ
の文字数を通信制御装置において計数し、規定値内であ
ることを調べ、規定値外のときには当該受信データを上
位装置に送出することを禁止し、かつ、不正データであ
ったことを上位装置に報知すればよい、このようにして
高能率のデータ伝送およびデータ処理を行うべく要求さ
れるのけ、特に計算機間データ通信や有機的に広がった
データ通信網の通信制御においてであり、このような場
合にa、ISOで標準化されているハイレベルデータリ
ンク制御(以下、HDLCと略称する)手順が伝送制御
手順として通常使用されている。
HDLC手順では、制御用メツセージも情報メ、セージ
もフレーム単位に送受信される。フレームの開始用およ
び終了用としてフラグシーケンス@01111110”
 が使用されている。従って、受信データの文字数は、
フレームの開始用7ラグシーケンスを検出してのち、文
字数の計数を開始し、フレームの終了用フラグシーケン
スを検出して文字数の計数を停止して、その間の計数値
が規定値円か否かを調べればよい。ただし、フレーへの
終了用の7ラグシーケンスが次のフレームの開始用の7
ラグシーケンスを兼ねる場合もあるので、通信開始およ
び通信終了を論理@1”のi−りt検出することにより
知り、この情報と前述のフラグシーケンス検出情報と全
組合せて文字数の計数を行うこととしである0以上の機
構は通信制御装置に収容されている回線の受信側に回線
毎に設ける。
第1図は本発明の一実施例のプロ、り図である。
図は通信制御装置に収容されている複数回線のうちの1
回線の受信側の必要部分のみをブロック図で示したもの
でありビット誤り検出訂正回路等は省略しである。
通信開始前および通信終了後は接続線1oには論理@1
″が与えられる。マーク検出回路2はこO状1[1/を
検出して検出時に接続線12t−介して論理@1”(マ
ーク検出信号と以後称す)をそれぞれ文字組立回路3、
文字カウント制御信号発生回路4およびカウンタ5に送
出する。
受信データ#′i接続!!10t−介して7し〜ム構成
で通信制御装置に受信される。フレームは前述のように
7ラグシーケンスにより開始し、フラグシーケンスによ
り終了する。これらのフラグシーケンス間には局アドレ
ス、制御信号、情報およびフレーム検査シーケンスの各
データ等が挿入されている。フラグシーケンス検出回路
1は受信したフレームからフラグシーケンスを検出する
回路であり、フラグシーケンスを検出すると接vc7介
して論理”1”のパルス(フラグシーケンス検出信号と
以後称す)を文字カウント制御信号発生回路4に送出す
る。
文字カウント制御信号発生回路4は7ラグシーケンス検
出回路1からフラグ検出信号音、マーク検出回路2から
マーク検出信号をそれぞれ受信して、接続源13を介し
て文字組立回路3およびカウンタ5にリセット起動信号
として論理@1″のパルスを供給し、また接続線14を
介して比較回路6に比較指示信号として論理@1′″の
パルスを供給する回路である。
第2図には文字カウント制御信号発生回路4のブロック
図が示しである。第2図を参照して文字カウント制御信
号発生回路4の動作を説明する。
文字カウント制御信号発生回路表は、通信開始前1cV
i、マーク検出回路2から接続線12を介してマーク検
出信号を受信しておシ、オアゲート33および接続線5
1tl−介して与えられるこのマーク検出信号にようて
7す、プ7g、プ30はリセ。
トされ、接続4153を介して論理′mθ″を出力する
。同様に、フリ、プフロップ31はオアゲート34およ
び接続線52を介して与えられるマーク検出信号により
リセットされ、接続線54を介して論理10”を出力す
る。この状態ではアンドゲート41は開いているがアン
ドゲート42および43は閉じている。この状態管初期
状態と以後称す。
フラグシーケンスt−7ラグシーケンス検出回路1が検
出し接続線11t−介してフラグシーケンス検出信号を
受信すると、アンドゲート41は接続1159’を介し
てオアゲート36に論理11′の7<ルスを出力し、オ
アゲート36はこの論理@1″のパルスを接I5!線1
3t−介して文字組立回路3およびカウンタ5にリセッ
ト起動信号として供給する。これと同時にアンドゲート
41の論理11”のパルスは接続線59.オアゲート3
2および接続線50を介してフリップ70ツブ30にも
供給されフリップフロップ3g1セツトし、フリップフ
ロップ3(1:接続線53に論理@1′を出力する。こ
の状態ではアンドゲート42は開いているが、アントゲ
−)41および43Fi閉じている。
この状態を第1の状態と以後称す。
次に、再度フラグシーケンス検出信号が接続線11′f
:介して受信されると、今度はアンドゲート42が接続
線60に論理@1”のパルス全出力しこの出力を比較指
示信号としてオアゲート35および接続線14を介して
供給し、また接続線14゜遅延回路44.接続@62.
オアゲート36および接続線13を介してリセット起動
信号を供給する。これと同時に、アンドゲート42の出
力は接続線60.オアゲート33および接続線51を介
して7す、プフロ、プ30にも供給されフリップ70、
プ30をリセ、トシ、フリ、プフロップ30から接続I
Ii!53に論理10”を出力させ、かつ接M、1fa
60を介して7リツプフロツプ31をセットし、フリ、
プフロ、プ31から接続線54に論理11m管出力出力
る。この状態ではアンドゲート43は開いているがアン
ドゲート41および42は閉じている。この状態を第2
の状態と以後称す。
さら(tたフラグシーケンス検出信号が接続線11を介
して受信されると、今度はアンドゲート43が接続線6
1tC論理11”のパルスを出方し、この出力を比較指
示信号としてオアゲート35および接続線14を介して
供給し、また、接続1114遅砥回路44、接続線62
、オアゲート36および接続線13を介してリセット起
動信号を供給する。これと同時に、アンドゲート43の
出力は接続線61、オアゲート32および接続線5oを
介してフリ、ラフ0ツブ30にも供給されフリ、ラフ0
.プ30をセットし、7リツプ70.プから接続線53
1(論理11″を出力させ、かつ接続線61、オアゲー
ト34および接続線52を介してツリツブフロップ3・
1會リセツトし、フリップ70ツブ31から接続線°5
4に論理@Q″を出力させる。この状態ではアンドゲー
ト42は開いているがアンドゲート41:lIPよび4
3は閉じている。
この状態は第1の状態に戻ったことを示す。
文字カウント制御信号発生回路4が第1の状態または第
2の状態のいづれの状Hにあっても、マーク検出回路2
から接続線12を介してマーク検出信号を受信すると、
フリップフロ、プ30および31Fi強制的にリセット
され、その結果フリップフロップ30および31tiと
もに論理@0″會出力してアンドゲート41を開き、ア
ンドゲート42および43′1−閉じて文字カウント制
御信号発生回路4#i初期状態にもどる。
以上の文字カウント制御信号発生回路4の動作を要約す
れば、マーク検出信号を受信すると初期状態にセットさ
れ、最初の7ラグシ一ケンス検出信号を受信すると、リ
セット起動信号を出方して初期状態から第1の状態にセ
ットされ、偶数番目の7ラグシ一ケンス検出信号を受信
すると、比較指示信号、ついで少しおくれでリセット起
動信号を出力して第10状態から第2の状態にセットさ
れ、3番目以降の奇数番目のフラグシーケンス検出信号
を受信すると、比較指示信号、っ−で少しおくれてリセ
ット起動信号を出方して第2の状態から第1の状lIK
セットされるように動作する。
第1図に戻って6文字組立回路3はマーク検出回路2か
らマーク検出信号を受信したときには動作せず、マーク
検出回路2から接続線12t−介して論理10′を受信
しているときに動作可能となり、また、文字カウント制
御信号発生回路4から接続ill 31介してリセット
起動信号を受信して穆セ、トされ、かつつぎの文字の組
立ての準備をする。
文字組立回路3は1文字組立終了毎に接続線16を介し
てカウンタ回路5に論理@1″の計数パルスを与える0
文字組立回路3の主要部は通常使用される直並列変換回
路である。
カウンタ5FiY−り検出回路2から接続線12を介し
て論N′″0”を受信しているときに動作可能とな9、
文字カウント制御信号発生回路4から接続Ill 31
介して、リセット起動信号全受信してリセットされ、か
つつぎの計数の準備をする。
比較回路6は文字カウント制御信号発生回路4から接続
[14%アンドゲート9および接続線22を介して供給
される比較指示信号により1カウンタ5の計数値と規定
値レジスタ7に予め設定された数値とを比較し、その大
小を判定して規定値外のとtIFCは接続線19を介し
て論理@1”の警報を出すとともに、バッファメモリ8
に同じく接続線19f:介して論理”1″を与え、バッ
ファメモリ8が接続線20を介して上位装置に不正デー
タを送出するのを阻止する。
次に、第1図を参照して動作を説明する。
通信開始前は接続線10を介してマークが供給されてい
るので、マーク検出回路2によりマークが検出され、マ
ーク検出信号が接続!112t−介して文字カウント制
御信号発生回路4に供給され、文字カウント制a信号発
生回路4を初期状態にセ、トするとともに、マーク検出
信号は文字組立回路3およびカウンタ5にも供給され、
両回路が動作するのを阻止している。ま几、予め規定値
レジスタ7には1フレーム中の許容文字数の最小値およ
び最大値をセットしておく。
接続線10t−介してフレームが送られてくると、マー
ク検出回路2はマーク検出信号の送出を停止し、文字組
立回路3およびカウンタ5を動作可能とする、7ラダシ
一ケンス検出回路lは当該7レームのフレーム開始用の
フラグシーケンスを検出し、11!絖線11を介して文
字カウント制御信号発11Bl&acyラグシーケンス
検出信号を供給する。
文字カウント制御信号発生回路4は、このフラグシーケ
ンス検出信号に応答して、初期状態から第1の状態にセ
ットされると共に、接続線13を介して文字組立回路3
シよびカウンタ5にリセット起動信号を送出する。文字
組立回路3は接続線10を介して時間軸上直列的に入力
するシリアルデータを並列データに組立てて文字を生成
し、−文字生成し終る毎に接続線15t−介してこの文
字をバッファメモリ8に格納し、同時にカウンタ5に接
続線16t−介して論理″1”の計数パルスを送出する
。カウンタ5は接続線16を介して受信する計数パルス
を計数し、黒積値を接続線17を介して比較回路6に送
出する。カウンタ5は、計数の累積値がOのときのみ接
IR@21を介してアンドゲート9へ論理@o”’を供
給し、その他の場合は論理@1″を供給する。
つぎに、当該7レームの終了フラグシーケンス′tフラ
グクーケンス検出回路lが検出して、7ラグシ一ケンス
検出信号を接続1m11を介して文字カウント制御回路
4に供給すると、文字カウント制御信号発生回路4はこ
の7ラグシ一ケンス検出信号に応答して第1の状態から
第2の状態にセットされると共に、接続線14を介して
アンドゲート9に比較指示信号を供給する。このとき、
アンドゲート9が他の入力接続線21を介して論理1”
を受信していれば、アンドゲート9は開いているので、
比較指示信号が接続線22會介して比較回路6に供給さ
れ、この比較指示信号に応答して比較回路6で、接続線
17t−介して供給されるカウンタ5の計数累積値、す
なわち、1フレーム内の文字数と規定駕レジスタ7に予
め設定された値とが比較される。この結果、規定値外、
例えば、規定値より大がま九は小である場合には接続線
19を介して論理′″1″の警報を出すとともに、バッ
ファメモリ8に同じく接続線151介して論理1”を与
え、バッファメモリ8が接続1120t−介して上位装
置に不正データを送出するのを阻止する。
カウンタ50計数累積値が0のときは、アンドゲート9
は閉じているので比較指示信号が比較回路6に供給され
るのは阻止され、無駄な比較を行うot防いでいる。フ
ラグクーケンスが連続して受信される場合に、上述の措
置が役に立つ、当該フレームの終了フラグシーケンスを
フラグシーケンス検出回路lが検出して、これにより上
述のように文字カウント制御信号発生回路4から比較指
示信号を出力すると共に、さらに、少しお(れて接続線
13′を介してリセット起動信号を文字組立回路3およ
びカウンタSK供給する。これは当該フレームのH了7
ツグシーケンスが次のフレームの開始プラグジ−タンス
を兼ねている場合に、次のフレームの文字組立シよび文
字数の計数を開始させるために行なわれるーものである
上述の動作説明は、Kz番目に到来し九7ラグシーケン
スについての説明であるが、第4番目以降の偶数番目に
到来したフラグシーケンスについても全く同じ動作を行
ない、また第3番目以降の奇数番目に到来したフラグシ
ーケンスについては文字カウント制御信号発生回路40
内部で第2の状態から第1の状mにセットされる点を除
いて上述の動作と同様の動作をする。
すなワチ、第1番目のフラグクーケンスで文字組立が開
始され、文字数が計数され、相続くフラグシーケンスの
到来で、カウンタ5の計数累積値が0でなければ、文字
組立の再開およびカウンタOvセット起動を行ないその
度毎に比較回路6で到来文字数が検査され、データ長が
規定値外の不正データであることが発見されたとき、警
報を出すと共に不正データの上位装置への送出を阻止し
、不正データを早期に発見することにより、処理を迅速
化し、上位装置の負担t−軽減する。
通信が終了し、接続M10t−介してマーク信号が到来
すると、!−り検出回路2がマーク信号を検出し、接続
線12を介してマーク検出信号を文字組立回路3および
カウンタ5に供給し、これらの動作を阻止する。ま次文
字カウント制御信号発生回路4は接続線12t−介して
供給されたマーク検出備考に応答して初期状mに復する
以上の実施例では、HDLC手順におけるフレー^tf
l!にとうて説明し九が、本発明はこれに限るものでは
なく、規定値内のデータ長で一度に伝送されるべきデー
タが、そのデータの開始および終了を指定する符号を伴
っているものであれば本発明を適用できる。もちろん、
上記O開始および終了を指定する符号が同一の場合でも
適用できることは、実施例で示す通9である。
以上のように本発明には受信した文字数を計数し規定値
と比較することにより、データ長が規定値外である不正
データを早期に発見することができ、データ処理の迅速
化および上位装置の負担を大巾(軽減できるという効果
がある。
【図面の簡単な説明】
第1図は本発明の一実施例のプロ、り図および第2図は
第1図に使用する文字カウント制御回路のプロ、り図で
ある。 図において、 1・・・・・・フラグシーケンス検出回路、2・・・・
・・マーク検出回路、3・・・・・・文字組立て回路、
4・・・・・・文字カウント制御信号発生回路、5−・
・・・・カウンタ、6・・・・・・比較回路、7・・・
・・・規定値レジスタ、8・・・・・・バッファメモリ
、10〜22・・・・−接続線、30.31・・・・・
−7リツプフロツプ、32〜36・・・・・・オアゲー
ト、37〜40・・・・・・インバータ、9.41〜4
3・・・・・−アンドゲート、44・・・・・・遅延回
路、50〜62・・・・・・接続線。

Claims (1)

  1. 【特許請求の範囲】 文字数が予め定めた範囲内に規定されている受信データ
    の開始符号を検出して第1の検出信号を発生する第1の
    検出信号発生手段と、 前記受信データの終了符号を検出して第2の検出信号を
    発生する第2の検出信号発生手段と、前記予め定めた範
    囲が設定された範囲設定手段と、 前記第1の検出信号に応答してリセットされ前記受信デ
    ータから文字を組立てる動作を行なう文字組立て手段と
    、 前記第1の検出信号に応答してリセットされ前記文字組
    立て手段により組立てられた文字の個数の計数を行なう
    文字計数手段と、 前記第2の検出信号に応答して前記文字計数手段の計数
    結果と前記範囲設定手段に設定されている前記予め定め
    た範囲とを比較し、前記計数結果が前記予め定め次範囲
    内にないときt/cは第3の検出信号を発生する比較手
    段と、 前記文字組立て手段で組立てられた文字1格納し外部装
    置かr求に応答してこの格納した文字を出力しア前記第
    3の信号を受信したときにはこのとき格納した文字の出
    力を行なわない文字格納出力手段とを含むことを特徴と
    する通信制御装置。
JP56126177A 1981-08-12 1981-08-12 通信制御装置 Pending JPS5827451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56126177A JPS5827451A (ja) 1981-08-12 1981-08-12 通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56126177A JPS5827451A (ja) 1981-08-12 1981-08-12 通信制御装置

Publications (1)

Publication Number Publication Date
JPS5827451A true JPS5827451A (ja) 1983-02-18

Family

ID=14928582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56126177A Pending JPS5827451A (ja) 1981-08-12 1981-08-12 通信制御装置

Country Status (1)

Country Link
JP (1) JPS5827451A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054017A (en) * 1989-03-29 1991-10-01 Matsushita Electric Industrial Co., Ltd. Optical information reproducing apparatus
JPH04170130A (ja) * 1990-11-01 1992-06-17 Mitsubishi Electric Corp データ長さ検出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054017A (en) * 1989-03-29 1991-10-01 Matsushita Electric Industrial Co., Ltd. Optical information reproducing apparatus
JPH04170130A (ja) * 1990-11-01 1992-06-17 Mitsubishi Electric Corp データ長さ検出装置

Similar Documents

Publication Publication Date Title
EP0544964B1 (en) Store and forward apparatus and method of maintaining integrity of data during storage
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
JP2707529B2 (ja) データ通信システム
US3893072A (en) Error correction system
US4439859A (en) Method and system for retransmitting incorrectly received numbered frames in a data transmission system
US3732543A (en) Loop switching teleprocessing method and system using switching interface
US4428046A (en) Data processing system having a star coupler with contention circuitry
US4556974A (en) Method for passing a token in a local-area network
JPH0127615B2 (ja)
US5133078A (en) Serial frame processing system in which validation and transfer of a frame's data from input buffer to output buffer proceed concurrently
JPH06237285A (ja) ハイレベルデータリンクコントローラ(hdlc)受信機ステートマシン
JP2948837B2 (ja) 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機
US5185862A (en) Apparatus for constructing data frames for transmission over a data link
JPS5827451A (ja) 通信制御装置
JPH08503353A (ja) 通信バスシステムとかかるシステムで使用されるステーション
US6987761B2 (en) Inbound data stream controller with pre-recognition of frame sequence
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
US6178177B1 (en) Data-processing network having non-deterministic access, but having deterministic access time
JPS6393235A (ja) アドレス変換機能付きバスアダプタ
JPH0126213B2 (ja)
JPH0338943A (ja) 多重hdlc通信チヤネル受信装置を有する端末アダプタ
KR940007555B1 (ko) 망동기 장치의 td 버스 인터페이스 방법
JPS5917751A (ja) デ−タ通信方式
US7124182B2 (en) Method for real-time detection of which units are present on an arcnet
JPH11284606A (ja) 通信システムおよび方法