JPS5827439A - 位相同期ル−プの定常位相誤差補正回路 - Google Patents
位相同期ル−プの定常位相誤差補正回路Info
- Publication number
- JPS5827439A JPS5827439A JP56126353A JP12635381A JPS5827439A JP S5827439 A JPS5827439 A JP S5827439A JP 56126353 A JP56126353 A JP 56126353A JP 12635381 A JP12635381 A JP 12635381A JP S5827439 A JPS5827439 A JP S5827439A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- phase error
- input signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005526 G1 to G0 transition Effects 0.000 title abstract 3
- 230000010355 oscillation Effects 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
こＯ発明は位相同期ルーダの定常位相誤差補正回路に関
する。
する。
周知のように１位相比較器、低域ろ波ａ（以下Ｌｆｆと
いう）及び電圧制御発振ｇｓ（以下ｖＣ０という）よシ
なる２次系の位相同期ルーｆ （ＰＬＬ）にありては、
入力される周波数信号がラン！応答する場合、定常位相
誤差を生じる。この丸め、位相同期ルー！（ＰＬＬ ）
がロック状態にあるとき、定常位相誤差分によりて、ｖ
ＣＯからの出力信号の位相が入力信号の位相に対してず
れるため、完全な位相同期を行なうことができないもの
である。
いう）及び電圧制御発振ｇｓ（以下ｖＣ０という）よシ
なる２次系の位相同期ルーｆ （ＰＬＬ）にありては、
入力される周波数信号がラン！応答する場合、定常位相
誤差を生じる。この丸め、位相同期ルー！（ＰＬＬ ）
がロック状態にあるとき、定常位相誤差分によりて、ｖ
ＣＯからの出力信号の位相が入力信号の位相に対してず
れるため、完全な位相同期を行なうことができないもの
である。
ここで、第１図線上記のような従来の位相同期Ｊ−−ｆ
（ＰＬＬ ）の構成を示すものである。すなわち、入
力端子１１ｔ／Ｃ供給される入力信号（＃１（ｔ））
（１）周波数ならびに位相と、ｖｃｏ Ｊ ｘから出力
される発振信号＃０（ｔ）の周波数ならびに位相とを、
位相比較器１１で比較する。この位相比較器１１は比較
誤差に比例し九平均値直流電圧ｗｅ（ｔ）を発生し、こ
の平均値直流電圧１・（１）が、ＬＰＦ Ｊ ４を介し
て制御電圧ｔｄ（ｔ）となりてｖｃｏ Ｊ ｘに供給さ
れ、上記入力信号＃１（ｔ）とＶＣＯＩ Ｊの発振信号
−・（１）との周波数差ならびに位相差を低減する方向
にＶＣＯＩ Ｊの発振信号θ・（１）の周波数を制御す
るものである。
（ＰＬＬ ）の構成を示すものである。すなわち、入
力端子１１ｔ／Ｃ供給される入力信号（＃１（ｔ））
（１）周波数ならびに位相と、ｖｃｏ Ｊ ｘから出力
される発振信号＃０（ｔ）の周波数ならびに位相とを、
位相比較器１１で比較する。この位相比較器１１は比較
誤差に比例し九平均値直流電圧ｗｅ（ｔ）を発生し、こ
の平均値直流電圧１・（１）が、ＬＰＦ Ｊ ４を介し
て制御電圧ｔｄ（ｔ）となりてｖｃｏ Ｊ ｘに供給さ
れ、上記入力信号＃１（ｔ）とＶＣＯＩ Ｊの発振信号
−・（１）との周波数差ならびに位相差を低減する方向
にＶＣＯＩ Ｊの発振信号θ・（１）の周波数を制御す
るものである。
こむにおいて、第２図は上記ＬＰＦ １４の詳細を示す
ものである。すなわち、ＬＰＦ １４はコンデンナＣＩ
及び抵抗Ｒ１，Ｒ，と利得−ムを有する能動素子ＩＪと
よシなるもので、いわゆるＲＣアクティｆフイルメであ
る。そして、今、Ｔ１厘Ｃ，Ｒ凰 ７ｍ ”ＣＩ Ｒｍ とすると、上記ＬＰＦ Ｊ ４の伝達関数ｒ（−）は、
となる、ここで、上記位相同期ルーダＰＬＬは２次系で
あるため、その伝達関数Ｇ（ａ）は、但し、φ（易）二
位相誤差 ＃１（ｓ）：入力位相 ＫＬ：伝達利得 となる・そして、ラング応答として大刀端子１１に入力
される久方信号＃１（ｔ）の周波数がｌωｔで変化する
鳩舎、 θ量（・）−、ｓ ７ｍ となる、このときの位相誤差時間応答φ（１）は、とな
９、とこで時間（１）を無限大とすると、とりφ（１）
はｒｏＪにならず ２τｌ □ノー ＫＬ の定常位相誤差を生じるものである。
ものである。すなわち、ＬＰＦ １４はコンデンナＣＩ
及び抵抗Ｒ１，Ｒ，と利得−ムを有する能動素子ＩＪと
よシなるもので、いわゆるＲＣアクティｆフイルメであ
る。そして、今、Ｔ１厘Ｃ，Ｒ凰 ７ｍ ”ＣＩ Ｒｍ とすると、上記ＬＰＦ Ｊ ４の伝達関数ｒ（−）は、
となる、ここで、上記位相同期ルーダＰＬＬは２次系で
あるため、その伝達関数Ｇ（ａ）は、但し、φ（易）二
位相誤差 ＃１（ｓ）：入力位相 ＫＬ：伝達利得 となる・そして、ラング応答として大刀端子１１に入力
される久方信号＃１（ｔ）の周波数がｌωｔで変化する
鳩舎、 θ量（・）−、ｓ ７ｍ となる、このときの位相誤差時間応答φ（１）は、とな
９、とこで時間（１）を無限大とすると、とりφ（１）
はｒｏＪにならず ２τｌ □ノー ＫＬ の定常位相誤差を生じるものである。
この発明は上記事情を考慮してなされたもので、簡易な
構成で定常位相誤差を補正し、常に確実な位相同期を行
なわしめる極めて真好な位相同期ルーダの定常位相誤差
補正回路を提供することを目的とする。
構成で定常位相誤差を補正し、常に確実な位相同期を行
なわしめる極めて真好な位相同期ルーダの定常位相誤差
補正回路を提供することを目的とする。
以下、この発明の一実施例について図面を参照して詳細
に説明する。第３図において、第１図と同一部分には同
一記号を符して示し、ここで社異なる部分にりいてのみ
説明する。すなわち、ＬＰＦ Ｊ ４からの出力電圧＊
ａ’＜＊＞Ｉｔｃｓ外部端子１＃から上述し大意常位相
誤差分（２τ、Ｉｓ、Ａｃρに対応する補正電圧１ｇｔ
を付加して、ＶＣｏ Ｊ ＪＫ供給する制御電圧Ｗａ＜
ｔ＞とじているものである、そして、上記補正電圧）９
％を付加することによって、Δ―のツノ！応答は、 ｓ＃ｏ（ｓ）ｘＫｏｆｄ（ｓ） ｇ４′（−）−Ｆ（ｍ）・ｙｃ（ｓン ！、（ｓ）−ムｏ（＃１（ｓ）−ｅ・（Ｓ））但し、Ａ
・二位相比較ｓＩＪにおける位相差に対する出力電圧の
変動率を示す変換利 得 に・： ＶＣＯＩ Ｊ Ｋおける入力電圧に対する出力
周波数の変動率を示す変換利得 Ｉ・（Ｉ）：出力位相 Ｆ（ｓ）： ＬＰＦ Ｊ ４の伝達関数となる。上式よ
） ｏｊｗ （ＩＩ十ム＠に＠Ｆ（１））＃＠（１）−ムｏＫｏＦ（
ｓ）θ１（１）十−−７−ζζで、ム・に＠＋＝＋［ｈ
とすると、ｉ九、−（ｓ＋）−１（畠）−＃ｏ（鵬
）とすると、さらに、Ｆ（ｇ＋２■ｒで、Δωのラン！
応答では ２Δω ＃１（ｓ）−ゴ であるから、 とな）、結局、位相誤差時間応答φ（１）は、となる、
上式よｐ ２Δω門に＠ｊｔ となるようにｌνを決め、補正電圧ノｇｔを付加してや
れば、位相誤差を「０」にすることができる。
に説明する。第３図において、第１図と同一部分には同
一記号を符して示し、ここで社異なる部分にりいてのみ
説明する。すなわち、ＬＰＦ Ｊ ４からの出力電圧＊
ａ’＜＊＞Ｉｔｃｓ外部端子１＃から上述し大意常位相
誤差分（２τ、Ｉｓ、Ａｃρに対応する補正電圧１ｇｔ
を付加して、ＶＣｏ Ｊ ＪＫ供給する制御電圧Ｗａ＜
ｔ＞とじているものである、そして、上記補正電圧）９
％を付加することによって、Δ―のツノ！応答は、 ｓ＃ｏ（ｓ）ｘＫｏｆｄ（ｓ） ｇ４′（−）−Ｆ（ｍ）・ｙｃ（ｓン ！、（ｓ）−ムｏ（＃１（ｓ）−ｅ・（Ｓ））但し、Ａ
・二位相比較ｓＩＪにおける位相差に対する出力電圧の
変動率を示す変換利 得 に・： ＶＣＯＩ Ｊ Ｋおける入力電圧に対する出力
周波数の変動率を示す変換利得 Ｉ・（Ｉ）：出力位相 Ｆ（ｓ）： ＬＰＦ Ｊ ４の伝達関数となる。上式よ
） ｏｊｗ （ＩＩ十ム＠に＠Ｆ（１））＃＠（１）−ムｏＫｏＦ（
ｓ）θ１（１）十−−７−ζζで、ム・に＠＋＝＋［ｈ
とすると、ｉ九、−（ｓ＋）−１（畠）−＃ｏ（鵬
）とすると、さらに、Ｆ（ｇ＋２■ｒで、Δωのラン！
応答では ２Δω ＃１（ｓ）−ゴ であるから、 とな）、結局、位相誤差時間応答φ（１）は、となる、
上式よｐ ２Δω門に＠ｊｔ となるようにｌνを決め、補正電圧ノｇｔを付加してや
れば、位相誤差を「０」にすることができる。
ζこで、第４図及び第Ｓ図は、上記補正電圧Δｗｔを付
加するための具体的手段を示すものである。ｉず、第４
図に示すものは、予め実験や通論等でΔ！を求めておき
、仁のΔ！を積分回路１ｒを通してｌ嘗ｔとして付加す
るものである。
加するための具体的手段を示すものである。ｉず、第４
図に示すものは、予め実験や通論等でΔ！を求めておき
、仁のΔ！を積分回路１ｒを通してｌ嘗ｔとして付加す
るものである。
まえ、第５図に示すものは、ＬＰＦ ｌ ４からの出力
電圧ｆｄ’（ｔ）を、クロ、り端子１８に供給されゐり
ａ、り信号に応じて開閉するダート回路１１によってナ
ン！リングして積分しΔ！を求め、このΔ市を積分回路
２０を通してΔｇｔとして付加するよ５Ｋしたものであ
る。な訃、この場合サン！リングは一定間隔で持続させ
る。
電圧ｆｄ’（ｔ）を、クロ、り端子１８に供給されゐり
ａ、り信号に応じて開閉するダート回路１１によってナ
ン！リングして積分しΔ！を求め、このΔ市を積分回路
２０を通してΔｇｔとして付加するよ５Ｋしたものであ
る。な訃、この場合サン！リングは一定間隔で持続させ
る。
そして、上記積分回路１７！、２０の充電時定数として
は、第ａｌｌ）に示すように、所定の時間間隔ｔｌ乃至
ｔ４で出力電圧嘗の充電時定数を変化させ、位相比較器
１３からの出力電圧がｒＯＪ Ｋなり九と１１０充電時
定数で固定するようにすればよい。
は、第ａｌｌ）に示すように、所定の時間間隔ｔｌ乃至
ｔ４で出力電圧嘗の充電時定数を変化させ、位相比較器
１３からの出力電圧がｒＯＪ Ｋなり九と１１０充電時
定数で固定するようにすればよい。
また、デジタル位相同期ルーズの場合には、ｌ督はＬＰ
Ｆ １４の出力電圧をう、チすることによ）、容易にΔ
νを求めることができるものである。
Ｆ １４の出力電圧をう、チすることによ）、容易にΔ
νを求めることができるものである。
なお、この発明紘上記実施例に限定されるもので拡なく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
し船奉って、以上詳述したようにこの発明によれば、簡
易な構成で定常位相誤差を補正し、常に確実な位相同期
を行なわしめる極めて嵐好な位相同期ルー／の定常位相
誤差補正回路を提供することができる。
易な構成で定常位相誤差を補正し、常に確実な位相同期
を行なわしめる極めて嵐好な位相同期ルー／の定常位相
誤差補正回路を提供することができる。
第１図は従来の位相同期ルーダにおける定常位相誤差を
説明するブロック構成図、第２図は第１図の低域ろ波ｌ
ＩＯ詳細を示す回路構成図、第３図はこの発明に係る位
相同期ルー！の定常位相誤差補正回路の一実施例を示す
ブロック構成図、第４図及び第５図はそれぞれ同実施例
を異体的にして示すｆａ、り構成図、第６図は同実施例
を説明するための特性図である・１１・・・入力端子、
１２・・・ＶＣＯｌｌｌ・・・位相比較器、１イーＬＰ
？、１１・−能動素子、Ｊ６・・・外部端子、１１−・
積分回路、１８・・・クロ、り端子、１１−・ｆ−）回
路、２０・・・積分回路。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
説明するブロック構成図、第２図は第１図の低域ろ波ｌ
ＩＯ詳細を示す回路構成図、第３図はこの発明に係る位
相同期ルー！の定常位相誤差補正回路の一実施例を示す
ブロック構成図、第４図及び第５図はそれぞれ同実施例
を異体的にして示すｆａ、り構成図、第６図は同実施例
を説明するための特性図である・１１・・・入力端子、
１２・・・ＶＣＯｌｌｌ・・・位相比較器、１イーＬＰ
？、１１・−能動素子、Ｊ６・・・外部端子、１１−・
積分回路、１８・・・クロ、り端子、１１−・ｆ−）回
路、２０・・・積分回路。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
Claims (1)
- 入力信号と電圧制御発振器から出力される発振信号とを
位相比較器で位相比較し、その差成分出力を低域ろ波器
を介して前記電圧制御発振器に供給して、前記発振信号
の位相が前記入力信号の位相に同期するように制御する
位相同期ルー！において、前記低域ろ波器からの出力電
圧に、前記電圧制御発振器から出力される発振信号と前
記入力信号との定常位相誤差成分に対応する補正電圧を
付加し、前記電圧制御発振器に供給してなることを特徴
とする位相同期ルーダの定常位相誤差補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126353A JPS5827439A (ja) | 1981-08-12 | 1981-08-12 | 位相同期ル−プの定常位相誤差補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126353A JPS5827439A (ja) | 1981-08-12 | 1981-08-12 | 位相同期ル−プの定常位相誤差補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5827439A true JPS5827439A (ja) | 1983-02-18 |
Family
ID=14933074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126353A Pending JPS5827439A (ja) | 1981-08-12 | 1981-08-12 | 位相同期ル−プの定常位相誤差補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150600U (ja) * | 1985-03-11 | 1986-09-17 | ||
| US4832224A (en) * | 1985-05-22 | 1989-05-23 | Nippon Tansan Gas Co., Ltd. | High pressure gas cartridges with a double safety device |
-
1981
- 1981-08-12 JP JP56126353A patent/JPS5827439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150600U (ja) * | 1985-03-11 | 1986-09-17 | ||
| US4832224A (en) * | 1985-05-22 | 1989-05-23 | Nippon Tansan Gas Co., Ltd. | High pressure gas cartridges with a double safety device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2231392T3 (es) | Mediciones de inestabilidad de fase, de desplazamiento y de deriva de frecuencia de pcr de mpeg. | |
| CA2246146C (en) | Direct digital phase synthesis | |
| JP4094851B2 (ja) | Ｐｌｌ回路 | |
| US8358729B2 (en) | Baseband phase-locked loop | |
| WO2001071920A1 (en) | Phase-locked loop based clock phasing implementing a virtual delay | |
| US5917352A (en) | Three-state phase-detector/charge pump with no dead-band offering tunable phase in phase-locked loop circuits | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| JPH1084278A (ja) | Ｐｌｌ回路 | |
| JPH07235873A (ja) | クロック発生用回路装置 | |
| US20190288695A1 (en) | Three loop phase-locked loop | |
| JPS6335017A (ja) | 無線周波数安定化装置 | |
| JPS5827439A (ja) | 位相同期ル−プの定常位相誤差補正回路 | |
| JPH02185120A (ja) | 位相同期回路 | |
| US7304545B1 (en) | High latency timing circuit | |
| JPS6319094B2 (ja) | ||
| JPS6236944A (ja) | 搬送波再生方式 | |
| US7609118B1 (en) | Phase-locked loop calibration system | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JP3562715B2 (ja) | クロック再生回路 | |
| JP2877855B2 (ja) | Ｐｌｌ回路 | |
| JPS623945Y2 (ja) | ||
| JPH03235421A (ja) | クロック再生回路 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPS61253922A (ja) | デイジタル位相比較器 |