JPS5827275A

JPS5827275A - パタ−ンメモリのアドレス制御方式

Info

Publication number: JPS5827275A
Application number: JP56124182A
Authority: JP
Inventors: Hiromi Nanba; 難波　広海
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-08-10
Filing date: 1981-08-10
Publication date: 1983-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】と称す）における・ξターンメモリの７１ｙレス制御方
式に関する。

近年、英文ワードプロセッサの普及が著しい。

また、このワードプロセッサにテキストを入力する手段
として、ＯＣＲが７Ｅ目されている。ＯＣＲがないと、
すべてのテキストをワードプロセッサに付属しているキ
ーダードから人力しなければならぬのに対し、ＯＣＲ’
ｉ利用すると、どこにでもある普通の英文タイプライタ
で作成されたテキストをそのままワードプロセッサに入
力することが可能になるからである。

ところで、不特定多数の人間が普通のタイプライタで作
成したテキストは、一般にそのフォーマット（行位置や
行数など）が不定である。そのため、上述した用途に使
用されるＯＣＲには、テキスト構成する文字行の存在位
置を自分自身で捜索しながら読み取りを進めていく機能
が備わっている必要がある。そのような機能をもつＯＣ
Ｒは、俗に、フリーフォーマットＯＣＲと称されていム
フリーフォーマットＯＣＲは従来より種々提案されてい
るが、文字行の検出精度が低かったり、文字行の捜索速
度が遅かったり、走査機構が複雑であったりして、実用
にたえるものけほとんどなかった。

本発明は上記実情に鑑みてなされたもので、その目的は
、文字行の検出精度が高く、文字行の捜索速度が速く、
しかも走査機構の構造が簡単なフリーフォーマットＯＣ
Ｒを提供することにある。

本発明の他の目的は、フリーフォーマツｌ−ＯＣＲのパ
ターンメモリに対する新規なアドレス制御方式を提供す
ることにある。

以下、図面を参照して本発明の詳細な説明する。

第１図は、本発明一実施例の構成を示すブロック図であ
る。図示されているように、本実施例のＯＣＲは、走査
機構１０、走査器駆動回路２０、帳票左右端検出回路３
０、黒ドツト計数回路４０。

黒ブロツク検出回路５０、／８ターン記憶回路６０、書
き込みアドレス発生回路７０、読み出しアドレス発生回
路８０、制御認識プロセッサ９０、およびメモリ１００
を含んでいる。

第２図は、第１図に示されている走査機構１０の構造を
示す図である。図中、符号１１けテキストがタイプされ
た帳票を示している。この帳票１１け、プロセッサ９０
（第１図）から搬送指令信号ＦＥＥＤが発せられると、
搬送機構１２の働き罠よって、搬送路１６０表面を矢印
Ａの方向（帳票１１上の文字行と直交する方向）に搬送
され焔〈。搬送路１３の途中には、光源１４と、鏡１５
と、レンズ１６と、一次元固体撮像素子（リニア・イメ
ージセンサ：以下、走査器と称す）１７とからなる光学
系が配設されている。帳票１１の表面は光源１４によっ
て照明され、そこにタイプされている文字パターンｕｉ
１　５およびレンズ１６の働きによって、走査器１７の
受光面上に結像させられる。

走査器１７け、帳票１１０表面を矢印Ｘの方向（文字行
と平行な方向）に線走査して、ビデオ信号ＶＴＤＥＯｉ
　　を発生する。以後、この線走査を主走査と呼ぶ。主
走査Ｆｉ極めて頻繁に繰り返されるが、搬送、機構１２
が１１す４票１１を矢印Ａの方向に搬送するので、主走
査される領域は、矢印Ｙの方向（矢印Ａと反対の方向）
に移動する。すなわち、搬送機構１２の（社）きによっ
て、矢印Ｙ方向へ、の副走査が行なわれろ。

走査器１７の内部には、−列に並んだ多数の微小なフォ
トダイオードが含まれている。各フォトダイオードには
、帳票１１あるいは搬送路１３の表面の対応する微小領
域からの反射光が入射する。

したがって、この微小領域が光電変換の最小単位となる
。以後、この微小領域をドツトと称す。、また、反射率
の高いドツトを白ｌコツトと称し、反射率の低いドツト
を黒ドツトと称す。さらに、互に隣接した黒ドツトの集
合を黒ブロックと称す。

尚、本実施例において、搬送路１３の表面は黒色である
。また、主走査が行なわれる位簡のやや下流側に、帳票
１１の存在を検出する帳票検出器１８が設けられている
。この帳票検出器１８け、１髪票１１を検出すると、帳
票検出信号ＰＡＰＥＲを発生する。

第６図１１、第２図に示された走査器１７を駆動する走
査器駆動回路２００回路図である。図示されているよう
に、走査器駆動回路２０は、クロック発生器２１と、ビ
デオＥ曽幅器２２と、２値刊・子化回路２３と、多値量
子化回路２４とによって構成されている。クロック発生
器２１け主走査クロック信号５ＣＣＰと、主走査開始信
号５ＴＡＲＴと主走査ＦＴ倍信号ＮＤと、帳票先端検出
信号ＥＤＧＥとを発生する。帳票先端検出信号ＥＤＧｇ
は、帳票検出器１８が帳票１１を検出した直後に一生走
査期曲中だけ発生する信号である。この信号ＥＤＧＥを
作成するために、クロック発生器２１け帳票検出→信号
ＰＡＰＥＲを監視する。

主走査クロック信号５ｃｃｐと主走査開始信号５ＴＡＲ
Ｔ　１７ｊ、走査器１７に供給され、これを駆動する。

両信号５ＣＣＰおよび５ＴＡＲＴは、信号ＥＮＤおよび
信号ＥＤＧＥとともに、ｆ［じの回路にも供給される。

尚、帳票先端検出信号ＥＤＧＥが発生している期間中は
、主走査終了信号ＥＮＤＦｉ発生しないようになってい
る。

第４図に°、走査器駆動回路２０の動作波形図である。

再び第′５南を参照すると、走査器１７から出力された
ビデオ信号Ｖ’ＩＤＥＯ１１ｄ、　ビデオ増幅器２２に
供給される。ビデオ増幅器２２は、ビデオ信号ＶＩＤＥ
０１　　を増幅して２値量子化回路２６および多値量子
化回路２４に口４；給する。２値量子化回路２３は、増
幅されたビデオ信号”／ＩＤＥＯｉをそのレベルに応じ
て２値化し、２値ビデオ信号ＶＩＤＥＯ２を発生する。

本実施例において、２値ビデオ信号Ｖ’　Ｉ　Ｄ　Ｅ　
Ｏ２は、白ドツトが走査されたときに、ローレベルにな
り、黒ドツトが走査されたときにハイレベルになる。一
方、多値１″子化回路２４は、増幅されたビデオ信号Ｖ
ＩＤＥＯＩをそのレベル（濃度）に応じて２ｐ段階に量
子化し、Ｐピットにコード化された多値ビデオデータＶ
ＩＤＥＯ３を発生する。

第５図は、第１図に示されている帳票左右端検出回路３
０の回路■１である。この回路３０け、２値ビデオ信号
Ｖ’ＩＤＥＯ２を監視して帳票１１の左右端を検出する
機能を持っている。図示されているように、帳票左右端
検出回路３０は、主走査カウンタ３１と、左端レジスタ
６２と、右端レジスタ６′５と、Ｄ形フリップフロップ
３４と、ＪＫフリップフロップ６５と、インバータ３６
と、６つの２人カアンドゲート３７．３８および３９と
を含んでいる。

主走査カウンタ３１け、主走査開始信号５ＴＡＲＴによ
ってクリアされ、以後は主走査クロック信号５ＣＣＰを
その立下りでＨ１数する。したがって、主走査カウンタ
３１の計数値Ｘけ、現在走査中のドツトのＸ座標を示す
。この計数値Ｘは、左端°レジスタ６２と右端レジスタ
ろ６の入力端子および後述する他の回路に供給される。

Ｄ形フリップフロップ３４のＤ入力端子には、２値ビデ
オ信号ＶＩＤＥＯ２が供給される。また、クロック入力
端子には主走査クロック信号ＳＣＣＰが供給される。し
たがって、フリップフロップ３４には、１クロツク前の
時点での２値ビデオ信号ＶＩＤＥＯ２の値が一時記憶さ
れる。

アンドゲート３７には、インバータ３６で反転された２
値ビデオ信号ＶＩＤＥＯ２と、フリップフロップ３４の
真出力信号とが供給される。したがって、アンドゲート
５７は、２値ビデオ信号ＶＩＤｇ０２がハイレベル（黒
）からローレベル（白）に変化したとき（以下、このよ
うな変化と黒白変化と称す）に、黒白変化検出信号ＢＷ
を発生する。前述したように、搬送路１３の表面は黒色
であるため、最初の黒白変化は帳票１１の左端が走査さ
れたときに発生することに注意されたい。

黒白変化検出信号ＢＷＨ１ＪＫフリツプフロツ゛プロ５
のＪＫ入力端子に供給される。このフリップ７Ｉ：Ｉツ
ブ３５のに入力端子は接地されている。

また、クリア入力端子およびクロック入力端子には、そ
れぞれ主走査開始信号５ＴＡＲＴおよび主走査クロック
信号５ＣＣＰが供給される。したがって、フリップフロ
ップ３５け主走査開始時にリセットされ、最初の黒白変
化が発生した直後にセットされ、以後はセット状態を維
持する。このフリップフロップ３５の偽出力信号Ｇけ、
黒白変化検出信号ＢＷとともに、アンドゲート３８に供
給される。したがって、フリップフロップ３５がリセッ
トされている期間中に発生する　黒白変化検出信号ＢＷ
すなわち主走査開始後最初に発生した黒白変化検出信号
ＢＷだけがアンドゲート３８を通過する。すなわち、ア
ンドゲート３８は、帳票１１の左端が走査されたときに
、左端検出信号ＬＴｈＦＴを発生する。

左端検出信号ＬＥＦＴは、左端レジスタ６２の第１イネ
ーブル端子に供給される。したがって、左端レジスタ３
２には、帳票１１の左端が走査されたときの主走査カウ
ンタ３１の計数値Ｘ書き込まれる。すなわち、左端レジ
スタ３２は、帳票１１の左端のＸ座標を記憶する。尚、
左端レジスタ６２の第２イネーブル端子には、帳票先端
検出信号ＥＤＧＥが供給される。そのため、左端レジス
タ６２の書き替えは、帳票１１の先端が検出された直後
の主走査期間中に一度だけ行なわれる。左端レジスタ６
２の出力データＸＬνよ、黒ドツト計数回路４０に供給
される。

一方、７ン）’ゲート３９には、フリップフロップ３４
の偽出力信月と２値ビデオ信号ＶＩＤＥＯ２とが給給さ
れる。したがって、アンドゲート５９け２値ビデオ信号
ＶＩＤＥＯ２かローレベル（白）からハイレベル（黒）
に変化したとき（以下、このような変化を白黒変化と称
す）に、白黒変化検出信号ＷＢを発生する。前述したよ
うに、搬送路１３の表面は黒色であるので、帳票１１の
右端が走査されたときに、最後の白黒変化が発生するこ
とに注意されたい。

白黒変化検出信号ＷＢは、右端レジスタ３３の第１イネ
−ゾル端子に供給される。そのため、右端レジスタ６６
には、白黒変化が発生するたびに、そのときの主走査カ
ウンタ６１の計数値が書き込まれる。したがって、主走
査が終了した時点における右端レジスタ６３の記憶内容
は、帳票１１の右端のＸ座標（より正確に言えば、帳票
１１の右端の次のドツトのＸ座標）である。尚、右端レ
ジスタ６３の＠２イネーブル端子には、帳票先端検出信
号ＥＤＧＥが供給されるので、右端レジスタ３６の書き
替えは、帳票１１の先端が検出された直伝の主走査期間
中にのみ行なわれる。右端レジスタ３６の出力データＸ
Ｒけ、黒ドツト計数　回路４０に供給される。

第６図は、帳票左右端検出回路３ｏの動作波形図である
。

第７図は、第１図に示された黒ドツト計数回路４０の回
路図である。この回路４０は、−回の主走査期間中に帳
票１１の表面で検出された黒ドツトの数を計数する機能
を持っている。図示されているように黒ドツト計数回路
４（Ｎ−１、加算器４１と、比較器４２と、減算器４３
と、比較器４４と、２人カアンドゲート４５と、黒ドツ
トカウンタ４６とによって構成されている。

加算器４１は、左端レジスタ３２の出力データＸＬに定
数０１を加え、データＸＬ−１−ＣＩを作成する。比較
器４２け、このデータＸＬ−１−Ｃ１と主走査カウンタ
３１の計数値Ｘとを比較し、ＱｘＬ−１−ＣＩであると
きに、出力信号Ｘ　〉Ｘ　Ｌ　＋　ＣＩを発生する。一
方、減算器４６は、右端レジスタ３５の出力データＸＲ
から定数０２を減じ、データＸＲ−Ｃ２を作成する。比
較器４４は、このデータＸＲ−Ｃ２と主走査カウンタ３
１の計数値ｘとを比較し、Ｘ（ＸＲ，−Ｃ２であるとき
に、出力信号Ｘ（ＸＲ−Ｃ２を発生する。アンドゲート
４５け、信号Ｘ　、２Ｘ　Ｌ　＋　Ｃ１と信号Ｘ（ＸＲ
−Ｃ２の一扁理積をとり、信号Ｘ　Ｌ＋Ｃ１ぐＸ（ＸＲ
−Ｃ２を作成する。この信号Ｘ　Ｌ＋　Ｃ１＜Ｘ＜Ｘ　
Ｒ−Ｃ２は、１ｔＩＶｉ票１１の左端（ＸＬ）より幾分
（Ｃ１）内側の侍所から、帳票１１の右端（ＸＲ）より
幾分（Ｃ２）内側の位置才での区間が走査されて−いる
期間中に発生する。

Ｋ＝号Ｘｔ、＋ｃ　１　＜Ｘ＜ＸＲ＝Ｃｌｊ、黒ドツト
カウンタ４６の第１イネーブル端子に供給される。

黒ｒットカウ／り４６の第２イネーブル端子には、２値
ビデオ信号ＶＩＤＥＯ２が供給される。捷だ、クリア入
力端子およびクロック入力端子には、それぞれ主走査開
始信号Ｓ　Ｔ　Ａ　ＲＴおよび主走査クロック伯刊５Ｃ
ＣＰがｒａｔ給される。したがって、黒Ｙｙ　トｆｙウ
ンタ４６１ｔｉ、（ｒｔ号Ｘｒ、＋　ｃ　１　＜Ｘ＜Ｘ
１ｌ−Ｃ２が発生している期間中に検出された黒ドツト
の数を計数する。黒ドツトカウンタ４６のＷｈ％値ＢＣ
け、黒ブロツク検出回路５０および割ｆｉ’ＩＩｉ’Ｚ
識プロセッサ９０に供給される。尚、Ｃ１およびＣ２け
、１１１ｉ：票１１のスキー−や１眼察１１の左右辺の
凸凹などによって、搬送路１３の表面から検出された黒
ドツトまでが黒ドツトカウンタ４６でｔ汁赦されてしま
うことを防止するために設けられた定数である。

グｌ；　８　［Ｘイｌは、黒１？ット削数回路４０の動
作波形図である。

第９図は、第１図に示された黒ブロツク検出回路５０の
回路図である。この回路５０＆Ｊ、黒１ごットカウンタ
４６のＢ１数伯ＢＣｉ−監視して、黒ブ「１ツクの存在
およびその上下端を検出すＺ）（′Ａ−ｆ１１Ｅを持っ
ている。図示されているように、黒ブロツク検出回路５
０は、比較器５１と、Ｄ形フリップフロップ５２と、２
人カアンドゲート５３と、インバータ５４と２人カアン
ドゲート５５とによって構成されている。

比較器５１１７１．黒ドツトカウンタ４６の計数値ＢＣ
と定数０３とを比較し、ＢＣＣａＣ２ときに黒ブロツク
検出信号ＢＤＥＴを発生する。すなわち、比較器５１け
、主走査期間中に帳票１１の表面から（Ｃ３）個以上の
黒ドツトが検出されたときに黒ブロツク検出信号ＢＤＥ
Ｔを発生する。この信号ＢＤＥＴけ、　Ｉ）形フリップ
フロクシ５２のＤ入力端子に供給される。このフリップ
フロップ５２のクリア入力端子およびクロック入力端子
には、それぞれ帳票先端検出信号ＥＤＧｇおよび主走査
開始信号Ｓ　Ｔ　Ａ　ＲＴ　が供１治されている。した
がって、フリップフロップ５２には、直前の主走査ル」
間中に黒ブロックが検出されていたか否かが記憶される
。

フリップフロップ５２の偽出力信号Ｆ＆ま、黒ブロツク
検出信号ＢＤＥＴとともにアンドゲート５３に供給され
る。したかって、アンドゲート５６は、直前の主走査期
間中に黒ブロックが検出されておらず、かつ今回の主ｉ
１＝　＊　１ｕｌ１間中に思ブロックが検出されたとき
、すなわち黒ブロックの上端が走査されたときに、黒ブ
ロツク上端検出信号Ｕ　Ｄ　ＥＴを発生する。

一方、フリップフロップ５２０貰出力信号Ｆけ、インバ
ータによって反転されたブロック検出信号ＢＤＥＴとと
もにアン１２ゲート５５に供給されろ。

したがって、アンドゲート５５１−ｊ、直前の主走査期
間中に黒ブロックが検出させており、かつ今回の主走査
期間中知黒ブロックが検出されｔ仁かったとき、すなわ
ち黒ブロックの下端が走査されたときに黒ブロツク下端
検出信号Ｔ、　Ｄ　Ｅ　Ｔを発生する。

尚、黒ブロツク下端検出信号ＬＤＫＴは、主走査が開始
された後、黒ブロックが検出されるまでの間にも発生す
る場合がある（第１０図に符号５６で示されている・ぞ
ルスを参照されたい）がこれは無意味である。したがっ
て、ブロック下端検出信号ＬＤＥＴは、主走査終了後次
の主走査が始まるまでの間に参照されねばならない。袢
た、Ｃ３ｉ１゛微小な黒ブロックをノイズとして無視す
るために設けられた定数である。黒ブロック挽出信号Ｂ
ＤＥＴ、黒ブロック上端検出信月ＵＤＥＴおよび黒ブロ
ック下端検出信乞″Ｌ　Ｄ　Ｅ　Ｔは、プロセッサ９０
に供給される。

坑１０図は、黒ブロツク検出回路４０の動作波形図であ
る。

第１１図は、第１図に示されたパターン記憶回路６００
回路［ン（である。図示されているように、〕ぐターン
記憶回路６０ば、ノミターンメモリ６１ならびに一対の
アドレスセレクタ６２および６６によって構成されてい
る。パターンメモリ６１は、文字認識に備えて多値ビデ
オデータＶ’　Ｉ　Ｄ　ｇ　Ｏ３を記憶しておく機能を
有する。文字認識が行なセれる際、このパターンメモリ
６１から読み出されたデータ１１ＤれＸ　ｉｌｉ制御認
識プロセッサ９０に供給される。

７１ルスセレクタ６２！ｒｉ、ノぞターンメモＩＪ　６
１の主走査方向アドレス（以下、Ｘアドレスと称す）を
選択する機能を有しており、プロセッサ９０によって作
成されたモード選択信号Ｒ／　Ｗがローレベルのときに
は、書き込み用ＸアドレスＷｘを選択して・ξターンメ
モリ６１に供給し、信号Ｒ／Ｎがハイレベルのときには
、ｉ涜み出し用ＸアドレスＲＸを選択してパターンメモ
リ６１に供給する。

同ｉ、Ａ　Ｋ　、アドレスセレクタ６３けパターンメモ
リ６１の副走査方向アドレス（以下、Ｘアドレスと称す
）ｆｔ選択する機能を有しており、信号Ｒ／　Ｗがロー
レベルのときに（ｌ−１′書き込み用ＹアｒレスＷＹヲ
選択してパターンメモリ６１に供給し、信号Ｒ／　Ｗが
ハイレベルのときには読み出し用Ｙ７ドレスＲＹを選択
してパターンメモリ６１に供給する。

尚、本実施例において、走査器１７に含まれているフォ
トダイオードの数はｍ個である。それゆえ、）ξターン
メモリ６１のＸアドレスはＯからｍ−１−１での値をと
る。才だ、本実施例において、パターンメモリ６１は多
値ビデオデータＶＩＤＥＯ６をｍ　Ｘ　２　”個（すな
わち、主走査２ｎ回分）記憶する容量を持っている。し
たがって、パターンメモリ６１のＹアドレス＆ｉｏから
２ｎ−１４での値をとる。

第１２図は、第１図に示された書き込みアドレス発生回
路７０の回路図である。図示されているように、書き込
みアドレス発生回路７０け、書き込み用Ｘアドレスカウ
ンタ７１と、書き込み用Ｘアドレスカウンタ７２と、補
助Ｘアドレスカウンタ７３とによって構成されている。

書き込み用Ｘアドレスカウンタ７１は、主走査開始信号
５ＴＡＲＴによってクリアされ、以後に走査クロック信
号５ｃｃｐを計数する。このカウンタ７１の計数値ＷＸ
け、書き込み用ＸアＰレストシテ、アドレスセレクタ６
２（第１１図）に供給されろ。尚、このカウンタ７１は
、前述また主走査カウンタ３１（第５図）で代用するこ
とが可能である。

書き込み用Ｘアドレスカウンタ７２Ｖｉ、ｎビツトカウ
ンタである。このカウンタ７２は、プロセッサ９０がク
リア指令信号ＣＬＷＹを発生するとクリアされ、以後は
主走査終了信号ＰＮＤをその立下りでδ１数する。この
カウンタ７２の計数値ｗｙは、書き込み用Ｙ７ドレスと
して、アドレスセレ。

フタ６６（第１１図）に供給される。尚、このカウンタ
７２け、その計数値ＷＹが２”−１（）ξターンメモリ
６１のＹ７１ルスの最大値）に達すると、次の主走査終
了信号ＥＮＤによってクリアされ、再び零から計数を開
始する。したがって、パターンメモリ６１のＹ７ｒレス
が２ｎ−１の領域への書き込みが終了すると、次の主走
査期間中に発生する多値ビデオデータＶＩＤＥＯ３け、
Ｘアドレスが零の領域に書き込まれる。また、カウンタ
７２Ｈ１その計数値ＷＹが２ｎ−１である期間中キャリ
ー出力信号ＣＷＹを発生する。

補助Ｘアドレスカウンタ７６のクロック入力端子、クリ
ア入力端子およびイネーブル端子には、それぞれ主光ｆ
終ｒ信号ＥＮＤ、クリア指令信号ＣＬＷＹおよびキャリ
ー出力信号ＣＷＹが供給される。したがって、カウンタ
７３は、カウンタ７２と同時にクリアされ、以後はカウ
ンタ７２からキャリー出力信号ｃｗｙが出力された回数
を計数する。このカウンタ７６の計数値斧は、プロセッ
サ９０に供給される。

尚、帳票１１の先端から後端までが副走査される期間中
に行なわれる主走査の総回数をＫとすると、補助Ｙアド
レスカウンタ７６のビット数Ｂは、Ｂ）ｌｏｇ２に−ｎ
であることが要求される。すなわち、カウンタ７′５は
、帳票１１の後端が走査される寸で決してオーバーフロ
ーしないようになっている。

第１′５図は、第１図に示された読み出しアｒレス発生
回路８０の回路図である。図示されているように、読み
出しアｒレス発生回路８０１ｄ、読み出り用ｘアドレス
カウンタ８１と、読み出し用Ｙアドレスカウンタ８２と
、ベースレジスタ８６と、加算器８４とによって構成さ
れている。

読み出し用Ｘアドレスカウンタ８１には、クリア指令信
号ＣＬＲＸと、カウントアツプ指令信号ＣＵＲＸと、カ
ウントダウン指令信号ＣＤＲＸとロード指令信号ＬＤＲ
Ｘと、初期値データＤＲＸとが供給されろ。クリア指令
信号ＣＬＲＸが発生すると、カウンタ８１の計数値ＲＸ
けクリアされろ。カウントアツプ指令信号ＣＵＲＸが発
生すると、カウンタ８１の計数値ＲＸけインクリメント
される。カウントダウン指令信号ＣＤＲＸが発生すると
、カウンタ８１の計数値ＲＸｌｄデクリメントされる。

ロード指令信号Ｌ　Ｄ　Ｒ，Ｘが発生すると、そのとき
の初期値データＤＲＸＯ値がカウンタ８１にロードされ
る。各指令信号ＣＬＲＸ％ＣＵＲＸ、ＣＤＲＸおよびＬ
ＤＲＸならびに初期値データＤＲＸけ、プロセッサ９０
によって作成される。すなわち、カラ／り８１け、プロ
セッサ９０によって値設定される。このカウンタ８１の
計数値ＲＸけ、読み出し用Ｘア１２レス→として、アド
レスセレクタ６２（第１１図）に供給される。

読み出し用Ｙアドレスカウンタけｎビットカウ／りであ
る。このカウンタ８２には、クリア指令信号ＣＬＲＹと
、カウントアツプ指令信号ＣＵＲＹと、カウントダウン
指令信号ＣＤＲＹと、ロード指令信号ＬＤＲＹと、初期
値データＤＲＹとが供給される。クリア指令信号ＣＬＲ
Ｙが発生すると、カウンタ８２の計数値はクリアされる
。カウントアツプ指令信号ＣＵＲＹが発生すると、カラ
／り８２の計数値はインクリメントされる。カウントダ
ウン指令化−ｑＣＤＲＹが発生すると、カウンタ８２の
計数値はデクリメントされる。ロード指令信号ＬＤ’Ｒ
Ｙが発生すると、そのときの初期値データＤＲＹの値が
カウンタ８２にロードされる。

各指令信号ＣＬＲＹ、ＣＵＲＹ、ＣＤＲＹおよびＬＤＲ
Ｘならびに初期値データＤＲＹは、プロセッサ９０によ
って作成される。すなわち、カウンタ８２はプロセッサ
９０によって値設定される。

このカウンタ８２の計数値は、刀Ｕ算器８４に供給され
る。

ベースレジスタ８６はｎビットレジスタである。

このレジスタ８３には、ロード指令信号ＬＤＢＲおよび
初期値データＤ　Ｅｌｋ、　Ｒが供給される。ロード指
令信号ＬＤＢＲが発生すると、そのときの初期値データ
ＤＢＲの値がベースレジスタ８６に占−ｒされる。ロー
ド指令信号ＬＤＢＲおよび初期値データＤＢＲは、プロ
セッサ９０によって作成される。すなわち、ベースレジ
スタ８３はプロセラｖ９０によって値設定される。

加算器８４け、読み出し用Ｙアドレスカウンタ８２の計
数値とベースレジスタ８′５の内容を加算する。加算結
果の下位ｎビットは、読み出し用Ｙ７Ｆ’Ｌ／スＲＹと
して、アドレスセレクタ６５（３１１図）に供給される
。

第１４図は、第１図に示されたメモリ１００の内部構成
を概念的に示す図である。図示されているように、メモ
リ１００の内部にはプログラム格納領域１１０とデータ
格納領域１２０とが設けられている。

プログラム格納領域１１０には、プロセッサ９０によっ
て実行される各種プログラムが格納される。

本実施例において、プログラム格納領域１１０にけ８つ
のプログラムが格納されている。それら８つのプログラ
ムはそれぞれＭＡ　Ｉ　Ｎ、　ＲＥＳＴＯＲＥ。

ＭＡＫＥＨＧ、　ＤＥＣＴＵ、　ＤＥＴＬ、　ＤＥＴＢ
、　ＲＥＣＯＧＮおよびＵＳＥ）ＴＧと名付けられてい
る。

一方、データ格納領域１２０にけ各種の変数が□格納さ
れろ。それらの変数の値は、プロセッサ９０によって参
照され、あるいけ書き替えられる。本実施例において、
データ格納領域１２０には（８＋２ｎ）個の変数が格納
されている。各変数はそれぞれＹＣｌＹＵ、　ＹＬ、　
Ｈ，Ｉ、ＳＵＮ、ＡｖｌＦＧ、ＨＧ（０）、ＨＧ（１）
−ＨＧ（２”−１）と名付けられている。このうち変数
ＦＧＵ”０”（リセット）と１″（セット）の２通りの
値しか取らない特殊な変数であり、黒ブロック下端検出
済フラグと呼ばれる。捷た、変数ＨＧ（０）〜ＨＧ（２
ｎ−１）は全体で１つのテーブルを形成している。以後
、このテーブルを黒ドツトヒストグラムと称す。

次に、Ｗｊ１５図を参照して、主プログラムＭＡＩＮに
よる制御認識プロセッサ９０の動作を説明する。゛電源
が投入され、′＃Ｌ源電圧電圧昇すると、プロセッサ９
０け自動的に主プログラムＭ　Ａ、　Ｉ　Ｎの実行を開
始する。主プログラムＭＡＩＮの第１ステツプにおいて
、プロセラｖ９０け装置内各部をイニシャライズする。

それが終わると、プロセッサ９０け外部装置から読み取
り開始指令信号ＢＥＧＩＮが送られてくろのを待つ。＠
＋！１ＢＥＧＩＮが到来すると、プロセッサ９０は搬送
指令・信号Ｆ　Ｄ；　Ｅ　Ｄを発生する。これにより、
搬送機構１２け、ｌ、ＩＪ　′、Ｗ　１１の搬送を開始
する。次に、プロセッサ９０は帳票先端検出化号ＥＤＧ
ｇの発生を待つ。信号ＥＤＧＥが発生すると、プロセッ
サ９０は後述するサブルーチンＲＥＳＴＯＲＥ　　を実
行する。サブルーチンＲＥＳＴＯＲＥの実行が終了する
と、プロセッサ９０け帳票検出信号ＰＡＰＥＨの消滅あ
るいは主走査終了信号ＥＮＤの発生を待つ。

帳票検出信号ＰＡＰＥＲが消滅したら、それは帳票１１
の後端が帳票検出器１８を通過したことを意味するので
、プロセッサ９０け搬送指令４６号ＦＥＥＤの発生を打
ち切る。これにより、搬送機構１２の動作は停止する。

以後、プロセッサ９０は次の帳票１１に対する読み取り
開始指令信号ＢＥ（）ＩＮの到来を待つ。

一方、主走査終了信号Ｅ　Ｎ　Ｄが発生したら、プロセ
ッサ−９０は後述するサブルーチンＭＡＫＥＨＧを実行
する。サブルーチンＭＡＫＥＨＧの実行が終了すると、
プロセッサ９０は黒ブロツク上端検出信号ＵＤＥＴが発
生しているか否かを調べる。この信号ＵＤＥＴが発生し
てなければ、プロセッサ９１１１次に黒ブロツク下端検
出信号ＬＤｇＴが発生しているか否かを調べる。この信
号ＬＤＥＴも発生してなければ、プロセッサ９０は次に
黒ブロツク検出信号ＢＤＥＴが発生しているか否かを調
べる。この信号ＢＤＥＴも発生していなければ、プロセ
ッサ９０けメモリ１００内の黒ゾロツク下端検出済フラ
グＦＧを訓べる。このフラグＦＧがリセットされていれ
ば、プロセッサ９０は何もせずに次の主走査終了信号Ｅ
ＮＤの発生あるいは帳票検出信号ＰＡＰＥＲの消滅を待
つ。

サブルーチンＭＡＫ　Ｅ　ＨＧの実行終了後に、黒ブロ
ツク上端検出信号ＵＤＥＴの発生が検出された場合、プ
ロセッサ９０は後述するサブルーチンＤＥＴＵを実行す
る。サブルーチンＤＥＴＵの実行が終了すると、プロセ
ッサ９０け次の主走査終了信号の発生あるいけ帳票検出
信号ＰｋＰＥＲの消滅を待つ。

Ｖ−ｊルーチアＭＡ、ＫＥＨＧの実行終了後に、黒ブロ
ツク下端検出信号ＬＤＥＴの発生が検出された場合、プ
ロセッサ９０Ｉ／′ｉ後述するサブルーチンＤＥＴＬを
実行する。サブルーチンＤＥＴＬの実行が終了すると、
プロセッサ９０は次の主走査終了信号ＥＮＤの発生ある
いけ帳票検出信号ＰＡＰＥＨの消滅を待つ。

サブルーチンＭＡＫＥＨＧの実行終了後に、黒ブロツク
上端検出信号ＵＤＥＴも黒ブロツク下端検出信号ＬＤＥ
Ｔも発生しておらず、黒ブロツク検出信号ＢＤＥＴのみ
が発生していた場合、プロセッサ９０け後述するザブル
ーテンＤＥＴＢを実行する。サブルーチンＤＥＴＢの実
行が終了すると、プロセッサ９０は次の主走査終了信号
ＥＮＤの発生あるいけ帳票検出信号ＰＡＰＲＨの消滅を
待つ。

サブルーチンＭＡＫＥＨＧの実行終了後に、黒ブロツク
上端検出信号ＵＤＥＴも黒ブロツク下端検出信号ＬＤＥ
Ｔも黒ブロツク検出信号ＢＤＥＴも発生しておらず、し
かもメモリ１０ｏ内の黒プロッり下端検出済フラグＦＧ
がセットされていた場合、プロセッサは後述するサブル
ーチンＲＥＣＯＧＮを実行する。ザブルーチンＲＥＣ：
ＯＧＮの実行が終了すると、プロセッサ９０け次の主走
査終了信号ＥＮＤの発生あるいけ帳票検出信号°ＰＡＰ
ＥＲの消滅を待つ。

次に、第１６図を参照してサブルーチンＲＥＳＴＯＲＥ
を説明する。サブルーチンＲＥＳＴＯＲＥは、文字行の
捜索が開始されるとき（すなわち帳票１１の先端が検出
された直後ならびに１行分の文字認識が終了して次の文
字行の捜索が開始されるとき）に実行されるプログラム
である。サブルーチンＲＥ８ＴＯＲ，１℃の実行が開始
されると、プロセッサ９０はモード選択信号Ｒ／Ｗをロ
ーレベルにして、パターンＭ１＋憶回路６０を書き込み
モードに切り換える。次に、プロセッサ９０けクリア指
令信制ＬＷＹを発生して書き込み用Ｙ７）ルスカウンタ
７２および補助Ｙアドレスカウンタ７３をクリアする。

これにより、次の主走査期間中に発生した多値ビデオデ
ータＶＩＤＥＯ３け、パターンメモリ６１のＹアドレス
が零の領域に書ぎ込まれるようになる。

次いて、プロセーブ９０１ｄメモリ１００内の下端検出
済フラグＦＧをリセットする。以上の処理が行なわれる
と、サブルーチンＲＥＳＴＯＲＥの実行は終Ｔする。

次に、第１７図を参照して、サブルーチンＭＡＫｇＨＧ
を説明する。サブルーチンＭＡＫＥＨＧは主走査が終了
するたびに実行されるプログラムであり、メモリ１００
内に黒ドツトヒストグラムを作成する。サブルーチンＭ
ＡＫＥＨＧの実行が開始されろと、プロセラｖ９０け書
き込み用Ｙアドレスカウンタ７２の計数値ｗｙを読み込
み、その値ｗｙをメモリ１００内の変数ＹＣの下位ｎビ
ット（以下ＹＣＬと称す）に代入する。次にプロセッサ
９０は補助Ｙアドレスカウンタ７３の計数値ｗｙ’　を
読み込み、その値ｗｙ　　ラメモリｉｏ。

内のデータＹＣの上位ビット（以下Ｙ　ＣＨと称す）に
代入する。これにより、変数ＹＣの値はｗｙ”Ｘ２ｎ＋
ＷＹとなる。この値は、文字行の捜索が開始されてから
何回の主走査が行なわれたがを示している。換言すれば
、変数ＹＣは直前の主走査で走査された領域のＹ座標を
示している。

次に、プロセッサ９０け黒ドツトカウンタ４６の計数値
ＢＣを読み込み、その（ＵＢＣを・メモリ１００内の変
数ＨＧ（ＷＹ）に代入する。これによシ、直前の主走査
期間中に発生したｍ個の多値ビデオデータＶＩＤＥＯ３
とそのときの黒ドツトカウンタ４６の計数値ＢＣは、そ
れぞれ、パターンメモリ６１とメモリ１００の互に対応
する領域に書き込まれることになる。つ止り、主走査が
終了するたびにこのサブルーチンＭＡＫＥＨＧが実行さ
れることによって、メモリ１００内に黒ドットヒストダ
ラムが形成されて行く。

計数値ＢＣのメモリ１００への書き込みが終了・　　す
ると、プロセッサ９０はＹＣ−ＹＵ＋１を計算し、その
結果を変数Ｈに代入する。後述するように、変数ＭＨの
値は最初の黒ブロックの上端が検出されたときの変数Ｙ
Ｃの値である。したがって、変数Ｈの値は、最初の黒ブ
ロックの上端が検出されてから（そのときの主走査を含
めて）何回の主走査が行なわれたかを示している。

以上の処理が行なわれると、サブルーチンＭＡＫＥＨＧ
の実行は終了する。

次に、第１８図を参照して、ザブルーチンＤＩｉ：ＴＵ
を説明する。サブルーチンＤ　ＲＴ　Ｕは直前の主走査
において黒ブロックの上端が検出されたときに実行され
るプログラムである。サブルーチンＤＥＴＵの実行が開
始されると、プロセッサ９０けメモリ１００内の下端検
出済フラグＦＧを調べる。フラグＦＧがリセットされて
いた場合、すなわち黒ブロックの上端が初めて検出され
た場合、プロセッサ９０ｕメモリ１００内の変数ＹＣの
値を変数ＹＵに代入する。これＫより、変数ＹＨの値は
、最初に検出された黒ブロックの上端のＹ座標となる。

次いて、プロセッサ９０けＹＣＬ（変数ＹＣの下位ｎビ
ットであり、カウンタ７２の計数値ＷＹに等しい）をベ
ースレジスタ８６に書き込む。これにより、スースレジ
スタ８６には、黒ブロックの上端が初めて検出されたと
きのパターンメモリ６１の書き込み用Ｙアドレスｖｉ　
ｙの値が記憶される。以上の処理が行なわれると、サブ
ルーチンＤＥＴＨの実行は終了する。

尚、サブルーチンＤＥＴＵの第１ステツプにおいて下端
検出済フラグＦＧがセットされていた場合、すなわち今
回検出された黒ブロックより上方に既に検出された他の
黒ブロックが存在する場合、プロセッサ９０は何もせず
にサブルーチンＤＥＴＵの実行を終了する。

次に、第１９図を参照して、サブルーチンＤＥＴＬを説
明する。サブルーチンＤＥＴＬは直前の主走査において
、黒ブロックの下端が検出されたときに実行されるプロ
グラムである。サブルーチンＤｇＴＬの実行が開始され
ると、プロセッサ９０けＹＣ−１を計算し、その結果を
変数ＹＬに代入する。これにより、変数ＹＬＯ値Ｆｉ最
後に検出された黒ブロックの下端のＹ座標となる。次い
て、プロセッサ９０はメモリ１００内の黒ブロック下端
検出済フラグＦＧをセットする。これにより、以後、変
数ＹＵの値の変更は禁止される。（サブルーチンＤＥＴ
Ｕ参照）。以上の処理が行なわれると、ザブルーチンＤ
ＥＴＬの実行に終Ｔする。

次に、第２０図を参照して、ザブルーチンＲＥＣＯＧＮ
を説明する。サブルーチンＲＥＣＯＧＮ附、既に１個以
上の黒ブロックが検出されているという条件の下で、帳
票１１」二の白紙部分が主走査さね、たときおよび後述
するサブルーチンＵＳＥＲＧが実行されたときに実行さ
れる。サブルーチンＲＥＣＯ［）Ｈの実行が開始されろ
と、プロセッサ９０け変数Ｈの値と定数Ｈｍｉｎ（文字
行の最大高程度の値）とを比較する。もしＨ＜Ｈｍｉｎ
であれば、文字に”のように−ヒ下知分割された文字の
上半分のみが走査された段階である可能性があるので、
プロセラｆ９０け、それ以上何もせずにサシルーテンＲ
ＥＣＯ（）Ｎの実行を終了する。すなわち、走査範囲不
足と判断され、走査が続行される。

一方、ｘ＋（、丁（ｍｉｎであった場合、プロセラｖ９
０け文字行が検出されたと判断し、「αらに搬送指令信
号Ｆｌｌ：　ＥＤの発生を中止する。これにより搬送機
構１２による帳票１１の搬送すなわち副走査は中断する
。次いて、プロセッサ９０はモード選択信号Ｒ／　Ｗを
ハイレベルにして、・ソターン記憶回路６０を続み出し
モーｒに切り換える。しかる後、プロセッサ９０けパタ
ーンメモリ６１に格納されている一行分の文字パターン
を認識する。文字認識の手法そのものは本願発明の要旨
とけ無関係であるので、これ以上の詳細な説明は省略す
る。文字認識が終了すると、プロセッサ９ｏけ再び搬送
指令信号ＦＥＥＤを発生し、帳票１１の搬送が再開され
る。次いて、プロセッサ９ｏけ前述したサブルーチンＩ
（ＥＳＴＯＲＥを実行する。これにより、］ぞターン記
憶回路６０は再び書き込みモーＰに切り換えられ、書き
込み用Ｙアドレスカウンタ７２および補助Ｙアドレスカ
ウンタ７３は再びクリアされ、メモリ１００内の黒ブロ
ック下端検出済ＺラグＦＧＶｉ再びリセットされる。す
なわち、次の文字行の捜索の準備が行なわれる。以上の
処理が行なわれると、サブルーチンＲ１’ｎ　ＣＯＧＮ
の実行は終了し、次の文字行の捜索が開始される。

次に、第２１図を参照して、サブルーチンＤＥＴＢを説
明する。サブルーチンＤＥＴＢは、黒ブロックの上端が
検出されてから下端が検出されるまでの間、主走査が終
了するたびに実行される。サブルーチンＤＢＴＢの実行
が開始されると、プロセッサ９０はメモリ１００内の変
数１（の値が２１１］に達したか否かを調べる。もしＨ
＜２　ｒ′であれけ、ノぐターンメモリ６１にけまだ空
領域があるので、プロセッサ９０けそれ以上何もしない
でサブルーチンＤＥＴＢの実後終Ｔする。すなわち、走
査が続行され、下端の検出が待たれる。

一方、Ｈ＝＝２Ｈになっていた場合りづ、下端検出前に
ノミターンメモリ６１が満杯になってしまったことにな
るので、プロセッサ９Ｄけ後述するサシルーテンＵＥｉ
ＥＨＧを実行する。以上の処理が行なわれると、サシル
ーテンＤＥＴＢの実行は終了する。

次に、第２２図〜第２６図を参照して、サブルーチンＵ
！５ＥＨＧを説明する。第２２図に示されたサブルーチ
ンＵＳＥＲ（）は、黒ブロックの下端が検出される以前
に・ξターンメモリ６１が満杯になってしまったときに
実行される。この現象は、第２３図〜第２６図において
符号２６０．２４０．２５０および２６０で示されてい
るようなノイズブロックが存在する場合に発生する。そ
のような場合、サブルーチンＵＳＥＨＧけ、メモリ１０
０内に作成されている黒ドツトヒストグラムを鼎用して
文字行の捜索を行なう。

サブルーチンＵＳＥＲＧの実行が開始されると、プロセ
ッサ９０け、甘ずメモリ１００内の変数ＳＵＭおよび変
数工（変数工の値はプロセッサ９０内のインデックスレ
ジスタに記１意されてもよい）に零を代入する。次いて
、プロセラ“す９０は変数Ｓ　Ｕ　ＭＯ値に変数ＨＧ（
Ｉ）の値を加え、その結果を変数ＳＵＭに代入する。し
かる後、プロセッサ９０け変数Ｉの値をインクリメント
させて、同様の処理を繰り返す。変数工の値が２ｎ−１
に達すると、プロセッサ９０Ｆｉ変数ＳＵＭの値を２ｎ
で割り、その結果を変数ＡＶに代入する。すなわち、プ
ロセッサ９０は変数ＨＧ　（０）　〜ＨＧ　（２ｎ−１
）の平均値を求め、その結果を変数ＡＶに代入する。

次に、プロセッサ９０Ｖｉ変数ＹＵの値を変数工に代入
する。引き続いて、プロセッサ９０は変数ＨＧ（ＩＬ）
の値と変数ＡＶの値を比較する（ただし、ＩＬは変数１
の下位ｎビットの値である）。

もしＨＧ（ＩＬ）＜ＡＶであれば、プロセッサ凭は変数
Ｉの値をインクリメントさせて同様の比較を繰り返す。

ＨＧ　（Ｉ　Ｌ　）　２　Ａ　Ｖになったら、プロセッ
サ９０けそのときの変数工の値を変数ＹＵに代入する。

以上の処理を別の言葉で表現すると、プロセッサ９０け
黒ドツトヒストグラムを」二方から下方に向って調べて
行き、その値が平均値に停したら対応するＹ座標を新ら
しい上端座標として変数ＹＵに代入する。第２６図〜第
２６図において・ｋ号Ｙ　Ｕ　？ｌ　ｅｗで示されてい
る位置が、このようにして求められた新らしい上端座標
である。

変数ＹＵの値が更新されたら、プロセッサ９０はＹＵＬ
（変数ＹＵの下位ｎビット）をペースレジスタ８３に書
き込む。すなわち、変数ＹＵとともにベースレジスタ８
３の内容も更新される。

次に、プロセッサ９０け変数ＹＣの値を変数工に代入す
る。引き続いて、プロセッサ９０け変数ＨＧ（Ｉ′ｉ、
）の値と変数ＡＶの値を比較する。もしＨＧ（ＨＬ）＜
Ａ４であれば、プロセッサ９０け変数工の値をデクリメ
ントさせて同様の比較を繰り返す。ＨＧ　（Ｉ　Ｌ　）
＞ＡＶになったら、プロセッサ９０Ｆｉそのときの変数
■の値を変数ＹＬに代入する。以上の処理を別の言葉で
表現すると、プロセッサ９０け黒ドツトヒストグラムを
下方から上方に向って調べて行き、その値が平均値に達
したら対応するＹ座標を新らしい下端座標として変数Ｙ
Ｌに代入する。第２３図〜第２６図において記号ｙＬｎ
ｅｗで示されている位置が、このようにして求められた
新らしい下端座標である。

次に、プロセラ１゛９０はＹＣ−ＹＵ＋１を計算して、
その結果を変数Ｈに代入する。すなわち、新らしい上端
座標ｙ［Ｊｎｅｗに応じて、変数Ｈの値が修正される。

第２６図〜第２６図において、記（３Ｈｎｅｗで示され
ているのが、このようにして修正された変数Ｈの値であ
る。

以上の処理が終了すると、プロセッサ９０け前述した丈
ゾルーチン部Ｃ０ＧＮ　（第２０図）を呼び出して実行
する。サブルーチンＲｇＣＯＣ）Ｎの第１ステツプにお
いて、プロセッサ９０け更新された変数Ｈの値と定数Ｈ
ｍｉｎとを比較する。もし、Ｈ＞　Ｈｍｉｎであれば、
プロセッサ９０け文字行が検出されたと判断して搬送を
中止し、文字認識を行なう。すなわち、第２６図および
第２４図の例では文字認識が行なわれる。一方、Ｈ＜Ｈ
ｍｉｎであった場合は、走査範囲不足と考えられるので
、認識は行なわれず、走査が続行される。すなわち、第
２５図および給２６図の例では走査が続行される。

尚、第２３図の例において、文字”ｅ″はノイズブロッ
ク２３０が重なっているために認識不能となる。逆に、
ノイズブロック２３０を意識的に記入することによって
文字″ｅ　”を取り消すようにすることができる。その
場合でも、文字行の検出自体は正しく行なわれる。

次に、第２７図〜第２８図を参照して、第１６図に示さ
れた読み出しアドレス発生回路８ｏのアドレス変換作用
を説明する。文字認識を行なう際、プロセッサ９０けパ
ターンメモリ６１の内容を読み出す訳であるが、パター
ンメモリ６１には第２７図に示されているように文字パ
ターンが分断されて書き込捷れている場合が多い。換言
すれば、文字ノξターンの上下関係とパターンメモリ６
１のＹアドレスの値の大きさとが比例しない場合が多い
。

そのため、このままでは文字、パターンの読み出しヲ行
１：ｅ　ウ際のＹアドレス設定の処理が複雑になってし
まう。そこで、読み出しアドレス発生回路８０にはベー
スレジスタ８６と加算器８４とからなるアドレス変換回
路が設けられている。

前述し７にように、ベースレジスタ８６にｔＩｉ変数Ｙ
Ｕ（最初に検出された黒ブロックの上端のＹ座標）の下
位ｎビットすなわちＹ　Ｕ　Ｌがベースアドレスとして
書き込まれる。一方、読み出し用Ｙアドレスカウンタ８
２には、このベースアドレスを基準とする相対Ｙアドレ
スがセクトされる。この相対Ｙアドレスとベースアドレ
スは加算器８４において加算され、パターンメモリ６１
に対する読み出し用ＹアドレスＲＹが作成される。つま
り、パターンメモリ６１に第２７図のように文字パター
ンが不連続に書き込廿れている場合でも、プロセラツー
９０は第２８図のように連続的に書き込寸れているもの
とし、て読み出し処理を行えばよい。

これにより、プロセッサ９０におけるパターンメモリ６
１の読み出Ｌ７処理に極めて単純化される。

捷だ、文字Ｖ撤甲に変数ＹＵ値が適当でないと判明した
場合は、ベースレジスタ８３の内容を書き替えることに
より、視野をある程度上下にずらすことができる。すな
わち、条件を変えて文字認識を再試行することができる
。

尚、上記実施例においては、黒ドツト数を計数して黒ド
ツトヒストグラムを作成したが、多値ビデオデータの和
すなわち走査されたドツトの濃度和によって黒ドツトヒ
ストグラムを作成することも可能であイ）。

また、上記実施例においては、帳票１１の左右端をハー
ドウェア的に検出したが、制御認識プロセッサ９０に・
モターンメモリ６１の内部を走査きせることによって、
ソフトウェア的に検出してもよい。その賜分け、帳票１
１の先就■が走査された後、プロセッサ９０によって左
右端が検出される捷で一担搬送を中断するか、あるいは
パターンメモリ６１への書き込み−ｔａ止する必要があ
る。ただし、このような方法を用いると、帳票１１の先
端付近に記入された文字を続み取ることはできなくなる
。

また、上記実施例においては、黒１？ットヒストグラム
を作成する際に、搬送路１６の表面で検出された黒ｒッ
トｕ’＝＋数されないようにしたが、これを計数してし
まうようにしてもよい。ただし、その場合は、帳票１１
の左右辺に凸凹があると、誤った行捜索が行なわれてし
まうおそれがある。

また、上記実施例においては、搬送路１６上に帳票検出
器１８を設けたが、各主走査期間中に検出された白ドツ
トの数の変化を監視することによって帳票１１を検出す
ることもできる。すなわち、白ドツト数が急激に増加し
たときに帳票１１の先端が検出されたものとみなし、白
ドツト数が急激に減少したときに帳票１１の後端が検出
されたものとみなすことかできる。

寸だ、上配りｌ施例においでに、搬送路１３の表面を黒
色としたが、これを白色にすれば、帳票左右９１″１１
検出回路３０に不要とｔ［る。この場合、白１ゞット数
の変化を雁視して帳票１１を検出するためにｄＳ第２９
図に示されているように、搬送路１３の一部（必ず帳票
１１におおわわ、る部分）のみを黒くすればよい。

甘だ、上記実施例においては、書き込み用）′アドレス
カウンタ７２のキャリー出力化上ＣＷ　Ｙを補助Ｙアド
レスカウンタ７３で八−Ｆウェア的に計数したが、キャ
リー出力信号ＣＷＹをプロセッサ９０に供給することに
よって、プロセッサ９０内でソフトウェア的に計数する
ようにしても」：い。

また、上記実施例においては、黒ドツトヒストグラムを
その平均値と比較することによって文字行を捜索したが
１、黒ピットヒストグラムの利用のしかたはこれに限定
されるものではない。例えば黒ドツトヒストグラムのピ
ーク位置を求めて文字行の位に１を捜索することも可能
である。

以上詳述したように、本発明のアドレス制御方式によれ
ば、文字パターンが・ぞターンメモリ内に循環的に書き
込甘れろので、パターンメモリ内には常に主走査２ｎ回
分の文字・ぞターンが保持されろ。したがって、任章の
時点で書き込みを中断し、交字認神を開始することがで
きる。また、読み出１、時には黒ブロックの上端を基準
点とする相対アドレスでア１２レス指定することができ
るため、読み出し用アドレスの設定が４．りめて容易で
ある。。

【図面の簡単な説明】

８Ｆ＜　１　Ｆｌけ本発明が適用されたフリーフォーマ
ツ）ＯＣＲの一例を示すブロック図であり、第２１凶に
第１図実施例における走査機構の構成図であり、第３Ｉ
シ１け第１図実施例における走査器駆動回路の回路図で
あり、第４図は第３図に示された走査器駆動回路の動作
波形図であり、第５図は第１図実施例における帳票左右
端検出回路の回路図であり、第６図は第５図に示された
帳票左右端検出回路の動作波形図であり、第７図は第１
図実施例における黒ビツト計数回路の回路図であり、第
８図は第７図に示された黒ドツト計数回路の動作波形図
であり、第９図は第１図実施例における黒ブロツク検出
回路の回路図であり、第１０図は第９図に示された黒ブ
ロツク検出回路の動作波形図であり、第１１図は第１図
に示された・ぞターン記ｔは障１路の回路図であり、第
１２図は第１図に示されたのき込みアドレス発生回路の
回路図であり、第１５図は第１図に示された読み出しア
ドレス発生回路の回路図であり、第１４図に第１図に示
されたメモリの内部構成を概念的に示す図であり、第１
５図は主プログラムＭＡＩＮのフローチャートであり、
第１６図はサブルーチンＲＥＳＴＯＲＦのフローチャー
トであり、第１７図はサブルーチン１、（ＡＫＥＨＧの
フローチャートであり、第１８図をオサブルーチンＤ］
１ｎＴＵのフローチャー１・であり、第１９図はサブル
ーチンＤ　Ｅ　’Ｉ’　Ｌのフローチャートであり、第
２０図にサブルーチンＲｇＣＯＧＮのフローチャートで
あり、第２１図はサブルーチンＤ　ｒ（Ｔ　Ｂのフロー
チャートであり、第２２図はサブルーチンＵＳＥＲＧの
フローチャートであり、第２３図〜第２６図は行捜索動
作の説明図であシ、第２７「１および第２８図はアＰレ
ス変換作用の説明図であり、第２９図は色分けされた搬
送路を示す図である。１０・・・帳票搬送機構２０・・・走査器駆動回路６０・・・帳票左右端検出回路４０・−・黒ドツト計数回路５０・・・黒ブロツク検出回路６０・・・・ぞターン記憶回路７０・・・書き込みアドレス発生回路８０・−・読み出しアドレス発生回路９０・−・制御認識プロセラツー１００・・・メモリ（７７４１７）代理人　弁理士　側近１佑（他１名）第１図第２５図第２７図１第２８図１第２９図

Claims

【特許請求の範囲】

（１）帳票の表面を行方向に主走査しながらこれと直角
の方向に副走査することにより前記帳票上ノ文字・ξタ
ーンを光電変換してパターンメモリに書き込み、−性分
Ｑ文字／ｅターンの書き込みが終了した時点で副走査を
中断し、前記パターンメモリの内容を読み出して前記−
行分の文字・ぞターンの認識を行ない、しかる後副走査
を再開する光学的文字読み取り装置において、主走査ク
ロックを計数する第１のカウンタと、主走査回数を計数
じ、前記パターンメモリの副走査方向アドレスの最大値
まで計数すると再び零から計数を始める第２のカウンタ
とを設け、前記第１のカウンタの計数値を前記ノぞター
ンメモリに対する書き込み用の主走査方向アドレスとし
、前記第２のカウンタの計数値を前記パターンメモリに
対する書き込み用の副走査方向アドレスとしたことを特
徴とする・ξターンメモリのアドレス制御方式。
（２）第１カウンタが主走査開始時にクリアされること
を特徴とする特許￥Ｎ求の範囲第１項記載の・ぞターン
メモリのアドレス制御方式。
（３）第２のカウンタが副走査開始時および副走査再開
時にクリアされることを特徴とする特許請求の範囲第１
］Ｊ！記載のパターンメモリのアドレス制御方式。
（４）帳票の表面を行方向に主走査しながらこれと直角
の方向に副走査することにより前記帳票上の文字パター
ンを光電変換してパターンメモリに書き込み、−行分の
文字パターンの書き込みが終了した時点で副走査を中断
し、前記パターンメモリの自答を読み出して前記−行分
の文字パターンの認識を行ない、しかる後副走査を再開
する光学的文字読み取り装置において、主走査フロラク
ラ計数する第１のカウンタと、主走査回数を計数し、前
記パターンメモリの副走査方向アドレスの最大値まで計
数すると再び零から計数を始める第２のカウンタと、文
字認識を司るプロセッサによって値設定される第３、第
４のカウンタと、ペースレジスタと、この（−スレジス
タの値に前記第４のカウンタの計数値を加算する加算器
とを設け、前記第１０カウンタの計数値を前記パターン
メモリに対する書き込み用の主走査方向アドレスとし、
前記第２のカウンタの計数値を前記パターンメモリに対
する書き１Δみ用の副走査方向アドレスとし、前記第３
０カウンタの計数値を前記パターンメモリに対する読み
出し用の主走査方向アドレスとし、前記加算器の出力を
前記パターンメモリに対する読み出し用の副走査方向ア
ドレスとしたことを特徴とするパターンメモリのアドレ
ス制御方式。
（５）黒ブロックの上端が最初に検出されたときの第２
のカウンタの計数値がペースレジスタに書き込まれるこ
とを特徴とする特許請求の範囲第４項記載のパターンメ
モリのアドレス制御方式。
（６）　　ペースレジスタがプロセッサによって値設定
されることを特徴とする特許請求の範囲第４項記載の・
々ターンメモリのアドレス制御方式。