JPS5827243A - 情報処理方式 - Google Patents
情報処理方式Info
- Publication number
- JPS5827243A JPS5827243A JP12505481A JP12505481A JPS5827243A JP S5827243 A JPS5827243 A JP S5827243A JP 12505481 A JP12505481 A JP 12505481A JP 12505481 A JP12505481 A JP 12505481A JP S5827243 A JPS5827243 A JP S5827243A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- information
- storage means
- circuit
- processing information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一つまたは複数の処理装置と該処理装置に接続
された複数の処理要求装置からなる情報処理システムに
おいて、処理要求装置から送られてくる処理要求内容を
該処理装置が受信し、処理要求内容に付与された処理優
先度に従って処理する情報処理方式に関するものである
。
された複数の処理要求装置からなる情報処理システムに
おいて、処理要求装置から送られてくる処理要求内容を
該処理装置が受信し、処理要求内容に付与された処理優
先度に従って処理する情報処理方式に関するものである
。
従来、処理要求装置から処理装置への処理情報の転送は
第１図に示すように個別の処理情報転送線によシ１：１
に行われる方式でおったため、処理要求装置と処理装置
との間に処理情報転送線を網目状に張シめぐらさなけれ
ばならず、インタフェース線数が増大するので、処理装
置の高集積化はチップ端子数の制限から難しくカシ、さ
らに処理装置あるいは処理要求装置を増設する場合、ま
たは、処理情報を新規に追加する場合設計の変更が生じ
る。さらに処理の優先順位は、個別の処理情報転送線の
設置順によシ設計時に固定的に決められているため優先
順位を変更したい場合、設計の変更が生じる。以上のよ
うに、従来方式は高集積（６） 化に適さず融通性、増設性に欠ける欠点があった。
第１図に示すように個別の処理情報転送線によシ１：１
に行われる方式でおったため、処理要求装置と処理装置
との間に処理情報転送線を網目状に張シめぐらさなけれ
ばならず、インタフェース線数が増大するので、処理装
置の高集積化はチップ端子数の制限から難しくカシ、さ
らに処理装置あるいは処理要求装置を増設する場合、ま
たは、処理情報を新規に追加する場合設計の変更が生じ
る。さらに処理の優先順位は、個別の処理情報転送線の
設置順によシ設計時に固定的に決められているため優先
順位を変更したい場合、設計の変更が生じる。以上のよ
うに、従来方式は高集積（６） 化に適さず融通性、増設性に欠ける欠点があった。
本発明はこれらの欠点を除去するため、処理装置と処理
要求装置間の処理情報転送線を１本に集約してバス化し
てインタフェース数の削減化をはかシ、高集積化、増設
性に優れた方式とし、また処理情報に処理の優先度を示
す処理レベルを付与することによシ、処理優先度の可変
化、受付不可とするマスク機能の付与等融通性にも優れ
た方式％式％ 以下本発明の実施例を図面について詳細に説明する。
要求装置間の処理情報転送線を１本に集約してバス化し
てインタフェース数の削減化をはかシ、高集積化、増設
性に優れた方式とし、また処理情報に処理の優先度を示
す処理レベルを付与することによシ、処理優先度の可変
化、受付不可とするマスク機能の付与等融通性にも優れ
た方式％式％ 以下本発明の実施例を図面について詳細に説明する。
第２図は本発明の一実施例の構成を示すブロック図であ
る。
る。
１は処理情報を処理する処理装置、２は処理優先度を示
す処理レベルと処理要求内容とからガる処理情報を処理
装置１へ送出する処理要求装置、３は処理情報の転送経
路であるバス、４は処理情報の受信および処理部１２へ
の送信を行う送受信を行う送受信回路、５は複数の処理
情報を一時的に保持する保持バッファ、６は処理情報を
保持バ（４） ツファ５へ書込み・読出し制御および抹消制御を行う回
路、７は保持バッファ５の空き・ふさがりを管理する回
路、８は処理装置内の受付許可レベル表示レジスタ、９
は保持バッファ５内の処理レベルと受付許可レベルとの
比較回路およびその結択する回路、１１は保持バッファ
５に保持された処理情報の数が保持可能な上限値に達し
た場合、処理要求装置２に対し、処理情報を処理装置に
転送することを禁止する信号を保持する回路、１２は処
理装置の制御系、演算系である処理部である。１５は保
持バッファ５と、空き・ふさがシ管理回路７と、書込み
・読出し・抹消制御回路６と、比較回路および検索条件
成立表示回路９と優先選択回路１０の集まシを示す。
す処理レベルと処理要求内容とからガる処理情報を処理
装置１へ送出する処理要求装置、３は処理情報の転送経
路であるバス、４は処理情報の受信および処理部１２へ
の送信を行う送受信を行う送受信回路、５は複数の処理
情報を一時的に保持する保持バッファ、６は処理情報を
保持バ（４） ツファ５へ書込み・読出し制御および抹消制御を行う回
路、７は保持バッファ５の空き・ふさがりを管理する回
路、８は処理装置内の受付許可レベル表示レジスタ、９
は保持バッファ５内の処理レベルと受付許可レベルとの
比較回路およびその結択する回路、１１は保持バッファ
５に保持された処理情報の数が保持可能な上限値に達し
た場合、処理要求装置２に対し、処理情報を処理装置に
転送することを禁止する信号を保持する回路、１２は処
理装置の制御系、演算系である処理部である。１５は保
持バッファ５と、空き・ふさがシ管理回路７と、書込み
・読出し・抹消制御回路６と、比較回路および検索条件
成立表示回路９と優先選択回路１０の集まシを示す。
以下これらの回路の動作について説明する。処理要求装
置２は処理要求の内容を示す情報とその処理要求内容に
与えられた処理レベルとで処理情報を構成し、該処理情
報をバス経由で処理装置１へ転送する。ここで処理情報
を任意の処理要求装置と処理装置間で転送する。このた
め該各装置には固有の装置コードを伺与しておく。すな
わち、処理要求装置は、処理情報に、第６図に示すよう
にアドレスバス上には受信処理装置コードと処理要求装
置コード（自装置コード）を、またデータバス上には処
理要求内容と処理レベルを載せて該処理情報を送出し、
受信処理装置コードと一致した処理装置のみが該処理情
報を受信する。
置２は処理要求の内容を示す情報とその処理要求内容に
与えられた処理レベルとで処理情報を構成し、該処理情
報をバス経由で処理装置１へ転送する。ここで処理情報
を任意の処理要求装置と処理装置間で転送する。このた
め該各装置には固有の装置コードを伺与しておく。すな
わち、処理要求装置は、処理情報に、第６図に示すよう
にアドレスバス上には受信処理装置コードと処理要求装
置コード（自装置コード）を、またデータバス上には処
理要求内容と処理レベルを載せて該処理情報を送出し、
受信処理装置コードと一致した処理装置のみが該処理情
報を受信する。
処理装置１の送受信回路４は処理情報を受信すると、書
込み・読出し・抹消制御回路６を起動し、処理情報は、
保持バッファ５の空き・ふさがシ管理回路７の空き表示
に従って、保持バッファ５に登録され、空き・ふさがり
管理回路７の対応ビットはふさがシ表示される。
込み・読出し・抹消制御回路６を起動し、処理情報は、
保持バッファ５の空き・ふさがシ管理回路７の空き表示
に従って、保持バッファ５に登録され、空き・ふさがり
管理回路７の対応ビットはふさがシ表示される。
次に周期的あるいは必要に応じて保持バッファ５内に保
持されている処理レベルと、受付許可レベル表示レジス
タ８内の受伺許可レベルとを比較し、検索栄件が成立し
た処理情報について表示回路９の対応ビットに検索条件
成立の表示がなされる。このとき該表示回路９のいずれ
が一つでも検索条件成立の表示があると保持バッファ５
内に受付可能な処理情報が存在することになシ、その旨
を処理部１２へ通知するとともに、優先選択回路１０に
よシ１個が選択され、該選択された処理情報は書込み・
胱出し・抹消制御回路乙にょシ読出され、処理部１２に
転送され処理される。同時に保持バッファ５の空き・ふ
さがシ管理回路７の対応ビットは空き表示される。なお
優先選択回路１゜の優先順位は処理レベルの優先度順で
あっても保持バッファ５の配列順であってもよい。
持されている処理レベルと、受付許可レベル表示レジス
タ８内の受伺許可レベルとを比較し、検索栄件が成立し
た処理情報について表示回路９の対応ビットに検索条件
成立の表示がなされる。このとき該表示回路９のいずれ
が一つでも検索条件成立の表示があると保持バッファ５
内に受付可能な処理情報が存在することになシ、その旨
を処理部１２へ通知するとともに、優先選択回路１０に
よシ１個が選択され、該選択された処理情報は書込み・
胱出し・抹消制御回路乙にょシ読出され、処理部１２に
転送され処理される。同時に保持バッファ５の空き・ふ
さがシ管理回路７の対応ビットは空き表示される。なお
優先選択回路１゜の優先順位は処理レベルの優先度順で
あっても保持バッファ５の配列順であってもよい。
以上によ多処理要求装置２からの処理情報を該当処理部
へ転送するまでの一連の動作を終了する。）ところで保
持バッファ５の面数は発生しうる全処理情報の数は必要
なく、高負荷時、保持されうる処理情報数の分だけ保持
バッファの面数を備え、保持バッファ５の使用率を向上
させるとともに、金物量を節約する。しかし過負荷時に
は、保持バッファ５のすべてが使用中になシうることが
あシ。
へ転送するまでの一連の動作を終了する。）ところで保
持バッファ５の面数は発生しうる全処理情報の数は必要
なく、高負荷時、保持されうる処理情報数の分だけ保持
バッファの面数を備え、保持バッファ５の使用率を向上
させるとともに、金物量を節約する。しかし過負荷時に
は、保持バッファ５のすべてが使用中になシうることが
あシ。
あふれた処理情報が消滅すると誤処理につながる。
（７）
これを防止するために本発明では、処理情報の数が保持
バッファ５に保持可能な上限値に達した場合、処理要求
装置２に対し処理情報を処理装置１へ転送することを禁
止する信号を送出する回路１１を設けている。
バッファ５に保持可能な上限値に達した場合、処理要求
装置２に対し処理情報を処理装置１へ転送することを禁
止する信号を送出する回路１１を設けている。
ところで第２図に示す構成では緊急処理を要するが処理
レベルの低い処理情報は待合せ時間が長くなシネ都合が
生じる。第４図は緊急処理を要する場合の本発明の一実
施例の構成を示す図である。
レベルの低い処理情報は待合せ時間が長くなシネ都合が
生じる。第４図は緊急処理を要する場合の本発明の一実
施例の構成を示す図である。
第４図に示すように第２図と同様の構成を持ち第２図の
保持バッファ５内の処理情報よシ常に優先処理される緊
急保持バッファ２１ を別に設置する。ここで２２は緊
急保持バッファ２１の空き・ふさが９管理回路、２６は
緊急保持バッファ２１へ処理情報を書込み・読出し・抹
消制御を行う回路、２４は緊急保持バッファ２１内の処
理レベルと受付許可レベルとの比較回路および検索条件
成立の可否を表示する回路、２５は検索条件が成立した
処理情報のうち１個を優先選択する回路、２６は緊急保
持バッファ２１に保持された処理情報数（８） が、保持可能な上限値に達した場合処理要求装置２に対
し、処理情報を処理装置１に転送することを禁止する信
号を保持する回路である。緊急保持バッファ２１はこれ
らの回路にょシ第２図の保持バッファ５と同様の動作を
行いうる。
保持バッファ５内の処理情報よシ常に優先処理される緊
急保持バッファ２１ を別に設置する。ここで２２は緊
急保持バッファ２１の空き・ふさが９管理回路、２６は
緊急保持バッファ２１へ処理情報を書込み・読出し・抹
消制御を行う回路、２４は緊急保持バッファ２１内の処
理レベルと受付許可レベルとの比較回路および検索条件
成立の可否を表示する回路、２５は検索条件が成立した
処理情報のうち１個を優先選択する回路、２６は緊急保
持バッファ２１に保持された処理情報数（８） が、保持可能な上限値に達した場合処理要求装置２に対
し、処理情報を処理装置１に転送することを禁止する信
号を保持する回路である。緊急保持バッファ２１はこれ
らの回路にょシ第２図の保持バッファ５と同様の動作を
行いうる。
次にシステムリセット時、保持バッファ５内の全処理情
報のクリア、または診断時、デバッグ時。
報のクリア、または診断時、デバッグ時。
ある処理レベルを持つ処理情報の処理不要化など保持バ
ッファ５内の処理情報のうちいずれがが途中で処理され
る必要がなくなった場合、該処理不要となった処理情報
を保持バッファ５がら抹消する必要がある。第２図にお
いて保持バッファ５内の全処理情報をクリアする場合に
は、処理装置１は抹消制御回路６を起動し、抹消制御回
路６が、空き・ふさがシ管理回路７を強制的に空き表示
に設定する。また、ある処理レベルを持つ処理情報を抹
消する場合には、処理装置１が受付許可レベル表示レジ
スタ８に抹消すべき処理レベルを設定し、前記説明した
読出し動作と同様の処理を実行し、その読出した処理情
報を破棄することで抹消処理が行われる。
ッファ５内の処理情報のうちいずれがが途中で処理され
る必要がなくなった場合、該処理不要となった処理情報
を保持バッファ５がら抹消する必要がある。第２図にお
いて保持バッファ５内の全処理情報をクリアする場合に
は、処理装置１は抹消制御回路６を起動し、抹消制御回
路６が、空き・ふさがシ管理回路７を強制的に空き表示
に設定する。また、ある処理レベルを持つ処理情報を抹
消する場合には、処理装置１が受付許可レベル表示レジ
スタ８に抹消すべき処理レベルを設定し、前記説明した
読出し動作と同様の処理を実行し、その読出した処理情
報を破棄することで抹消処理が行われる。
以上説明した動作を具体的に実現した処理装置１内の回
路構成を第５図に示す。
路構成を第５図に示す。
第２図の保持バッファ５は５１，５２．５３で構成され
、同一番号でバッファＬを構成している。第・６図の形
式で処理要求装置２よシ送られてきた処理情報の中のア
ドレスバス上の受信処理装置コードと自装置コードとが
装置コード−数構出回路４１で照合され、一致を検出す
ると読出し・書込み・抹消制御回路６１が起動され、デ
ータ読込み信号線４３がＯＮとな多データバス上の処理
情報をデータレジスタ４４に取り込む。このとき、保持
バッファ５１，５２．５３の空き・ふさがシ表示回路７
１（空き＝〆０”、ふさがシ二１１”）のうちｏ”を表
示している最も上側にある空き・ふさがり表示回路７１
に対応する書込みイネーブルＦＦ７２のみに最上位′０
″検出ゲート７３によシＩ′１″がセットされておシ読
出し・書込み・抹消制御回路６１が信号線６２をＯＮに
すると、データレジスタ４４ の内容が、豊込みイネー
ブルＦＦ７２が１”の保持バッファに書込まれる。それ
と同時に、それに対応する空き・ふさがシ表示回路７１
がふさがシ表示′１”にセットされる。これで処理要求
装置２よシ転送されてきた処理情報の保持バッファへの
登録を終了する。
、同一番号でバッファＬを構成している。第・６図の形
式で処理要求装置２よシ送られてきた処理情報の中のア
ドレスバス上の受信処理装置コードと自装置コードとが
装置コード−数構出回路４１で照合され、一致を検出す
ると読出し・書込み・抹消制御回路６１が起動され、デ
ータ読込み信号線４３がＯＮとな多データバス上の処理
情報をデータレジスタ４４に取り込む。このとき、保持
バッファ５１，５２．５３の空き・ふさがシ表示回路７
１（空き＝〆０”、ふさがシ二１１”）のうちｏ”を表
示している最も上側にある空き・ふさがり表示回路７１
に対応する書込みイネーブルＦＦ７２のみに最上位′０
″検出ゲート７３によシＩ′１″がセットされておシ読
出し・書込み・抹消制御回路６１が信号線６２をＯＮに
すると、データレジスタ４４ の内容が、豊込みイネー
ブルＦＦ７２が１”の保持バッファに書込まれる。それ
と同時に、それに対応する空き・ふさがシ表示回路７１
がふさがシ表示′１”にセットされる。これで処理要求
装置２よシ転送されてきた処理情報の保持バッファへの
登録を終了する。
次に保持バッファ５１，５２．５３に登録されている処
理情報中の処理レベルは、受付許可レベル表示レジスタ
８内の受信許可レベルと、比較回路９１によシ比較され
、比較条件が成立した場合、比較回路９１ の出力が′
１”となシ優先選択ゲート１０１を通して比較条件の成
立した処理情報のうち最も上側に格納されている処理情
報に対応した最優先表示ＦＦ１０２のみに１１″がセッ
トされる。この時比較条件が一つでも成立したものがあ
れば、ＯＲゲート９２を通してその旨が処理情報処理部
１２に通知される。その稜、周期的あるいは必要に応じ
て比較条件の成立した処理情報を読出すために処理情報
処理部１２よシ信号線１２１を通して読出し・書込み・
抹消制御回路６１が起動されると、該制御回路６１は、
読出し信号線６５を１１”にすることによシ上記最優先
表示ＦＦ１０２が〆１”である保持バッファ内の処理情
報をＡＮＤゲート５４．ＯＲゲート５５を経由してデー
タレジスタ４４に読出させ、処理情報処理部１２に転送
できる。
理情報中の処理レベルは、受付許可レベル表示レジスタ
８内の受信許可レベルと、比較回路９１によシ比較され
、比較条件が成立した場合、比較回路９１ の出力が′
１”となシ優先選択ゲート１０１を通して比較条件の成
立した処理情報のうち最も上側に格納されている処理情
報に対応した最優先表示ＦＦ１０２のみに１１″がセッ
トされる。この時比較条件が一つでも成立したものがあ
れば、ＯＲゲート９２を通してその旨が処理情報処理部
１２に通知される。その稜、周期的あるいは必要に応じ
て比較条件の成立した処理情報を読出すために処理情報
処理部１２よシ信号線１２１を通して読出し・書込み・
抹消制御回路６１が起動されると、該制御回路６１は、
読出し信号線６５を１１”にすることによシ上記最優先
表示ＦＦ１０２が〆１”である保持バッファ内の処理情
報をＡＮＤゲート５４．ＯＲゲート５５を経由してデー
タレジスタ４４に読出させ、処理情報処理部１２に転送
できる。
この直稜抗出し・書込み・抹消制御回路６１は読出し完
了信号線６４を’ｉ”とし上記最優先表示ＦＦ１０２が
′１”である保持バッファ、すなわち上記読出しを行っ
た保持バッファをクリアするとともに、それに対応する
空き・ふさがシ表示回路７１を空き表示′０”にする。
了信号線６４を’ｉ”とし上記最優先表示ＦＦ１０２が
′１”である保持バッファ、すなわち上記読出しを行っ
た保持バッファをクリアするとともに、それに対応する
空き・ふさがシ表示回路７１を空き表示′０”にする。
以上によシ、保持バッファから比較条件の成立した処理
情報の読出し動作を終了する。
情報の読出し動作を終了する。
ここで第５図では保持バッファ５１，５２．５３ハフリ
ツプフロツプＦＦで構成しているが、比較回路９１も含
めて連想メモリで構成してもよく、また優先選択ゲート
１０１は上側を優先度を高くしたが、別な優先選択回路
としてもよい。
ツプフロツプＦＦで構成しているが、比較回路９１も含
めて連想メモリで構成してもよく、また優先選択ゲート
１０１は上側を優先度を高くしたが、別な優先選択回路
としてもよい。
ところで保持バッファのすべてが使用中になった場合に
は、空き・ふさがシ表示回路７１のすべてが１１”とな
るためＡＮＤゲート１１１でそれを検出し転送禁止信号
保持ＦＦ１１２に１１”をセットし処理要求装置２に処
理情報の転送禁止を通知する。
は、空き・ふさがシ表示回路７１のすべてが１１”とな
るためＡＮＤゲート１１１でそれを検出し転送禁止信号
保持ＦＦ１１２に１１”をセットし処理要求装置２に処
理情報の転送禁止を通知する。
また、保持バッファ全体のクリア時には、処理情報処理
部１２から読出し・書込み・抹消制御部６１を起動し、
全ＦＦのリセット信号をＯＮする（図示していない）。
部１２から読出し・書込み・抹消制御部６１を起動し、
全ＦＦのリセット信号をＯＮする（図示していない）。
さらにある処理レベルを持つ処理情報を抹消するには受
付許可レベル表示レジスタ８に抹消すべき処理レベルを
セットして前記説明した読出し動作と同様の手順を実行
し、その読出した処理情報を処理情報処理部１２が破棄
することで抹消処理が行われる。なお緊急保持バッファ
の回路構成、処理手順も全く同様に行われる。
付許可レベル表示レジスタ８に抹消すべき処理レベルを
セットして前記説明した読出し動作と同様の手順を実行
し、その読出した処理情報を処理情報処理部１２が破棄
することで抹消処理が行われる。なお緊急保持バッファ
の回路構成、処理手順も全く同様に行われる。
以上説明したように本発明は処理要求装置からの処理情
報の転送をバス経由で行うことによシ、処理情報の転送
線を張シめぐらす必要がなくなシ、高集積化、増設性に
優れた方式が得られる。
報の転送をバス経由で行うことによシ、処理情報の転送
線を張シめぐらす必要がなくなシ、高集積化、増設性に
優れた方式が得られる。
さらに、処理情報に処理の優先度を示す処理レベルを付
与して転送し保持バッファに格納する方式としたことに
よ多処理要求装置内に持つ処理レペルヲハード的ないし
はソフトウェアで書きかえることで処理の優先度を容易
に変更でき、また、処理レベルと受付許可レベルを比較
して受付の可否を判定することによ多処理レベルに応じ
て容易に処理のマスク機能を実現できるので融通性に優
れた方式である。
与して転送し保持バッファに格納する方式としたことに
よ多処理要求装置内に持つ処理レペルヲハード的ないし
はソフトウェアで書きかえることで処理の優先度を容易
に変更でき、また、処理レベルと受付許可レベルを比較
して受付の可否を判定することによ多処理レベルに応じ
て容易に処理のマスク機能を実現できるので融通性に優
れた方式である。
本発明は次の理由から割込制御方式に特に有効である。
（１）割込要求源が多く、かつ分散しているため、（２
）割込優先度の可変化が必要とされているため、（３）
割込マスク機能が必要であるため。
）割込優先度の可変化が必要とされているため、（３）
割込マスク機能が必要であるため。
第１図は従来の処理情報転送線の構成図、第２図は本発
明の実施例の構成図、第６図は装置間転送データ形式図
、第４図は緊急保持バッファを含めた本発明の実施例の
構成図、第５図は第２図における処理装置１の詳細回路
図である。 １・・・処理装置、２・・・処理要求装置、６・・・パ
ス、４・・・送受信回路、５・・・保持バッファ、６・
・・書込み・読出し・抹消制御回路、７・・・空き・ふ
さがシ管理回路、８・・・受付許可レベル表示レジスタ
、９・・・８の内容と５内の処理レベルとの比較回路お
よび検索条件成立表示回路、１０・・・優先選択回路、
１１・・・転送禁止信号保持回路、１２・・・処理情報
処理部、２１・・・緊急保持バッファ、２２・・・緊急
保持バッファ２１の空き・ふさがり管理回路、２３・・
・緊急保持バッファ用書込み・読出し・抹消制御回路、
２４ ・・・８の内容と２１内の処理レベルとの比較
回路およλび検索条件成立表示回路、２５・・優先選択
回路、２６２ノ ′・・・転送禁止信号保持回路、５１〜５６・・・保持
バッファＦＦ、４１・・・装置コード−数構出回路、４
６・・・データ読込み信号線、６１・・・読出し・書込
み・抹消制御回路、４４・・・データレジスタ、７１・
・・空き・ふさがり表示回路、７２・・・書込みイネー
ブルＦＦ、７６・・・最上位″０”検出ゲート、６２・
・・信号線、９１・・・比較回路、１０１・・・優先選
択ゲート、１０２・・・最優先表示ＦＦ、９２・・・Ｏ
Ｒゲート、１２１・・・信号線、６３・・・読出し信号
線、５４・・・ＡＮＤゲート、５５・・・ＯＲゲート、
６４・・・読出し完了信号線、１１１・・・ＡＮＤゲー
ト、１１２・・・転送禁止信号保持ＦＦ。 （１５） 第１図 第２図 手続補正帯（自発） 昭和５７年１月７ｑ日 特許庁長官 島 １）春 樹 殿 昭和５６年特許願第１２５０５４号 ２、発明の名称 情報処理方式 ６、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 住 所 東京都豊島区南長崎２丁目５番２号氏名 （
７１３９）弁理士玉蟲久五部 ５、補正１：より増加する発明の数 なし６、補正の
対象 明細書の発明の詳細な説明の欄２補正の内容 別
紙の通り （１）明細書第４頁第１８行目から第１９行目への１送
受信を行う」を削除する。 （２）明細書第６頁第４行目「処理情報（二、」を削除
する。 （６）明細書第１０頁第１６行目ｒＦＦ７２Ｊのあとに
「（ＦＦはフリップフロップの略称、以下同じ。）」を
挿入する。 以上
明の実施例の構成図、第６図は装置間転送データ形式図
、第４図は緊急保持バッファを含めた本発明の実施例の
構成図、第５図は第２図における処理装置１の詳細回路
図である。 １・・・処理装置、２・・・処理要求装置、６・・・パ
ス、４・・・送受信回路、５・・・保持バッファ、６・
・・書込み・読出し・抹消制御回路、７・・・空き・ふ
さがシ管理回路、８・・・受付許可レベル表示レジスタ
、９・・・８の内容と５内の処理レベルとの比較回路お
よび検索条件成立表示回路、１０・・・優先選択回路、
１１・・・転送禁止信号保持回路、１２・・・処理情報
処理部、２１・・・緊急保持バッファ、２２・・・緊急
保持バッファ２１の空き・ふさがり管理回路、２３・・
・緊急保持バッファ用書込み・読出し・抹消制御回路、
２４ ・・・８の内容と２１内の処理レベルとの比較
回路およλび検索条件成立表示回路、２５・・優先選択
回路、２６２ノ ′・・・転送禁止信号保持回路、５１〜５６・・・保持
バッファＦＦ、４１・・・装置コード−数構出回路、４
６・・・データ読込み信号線、６１・・・読出し・書込
み・抹消制御回路、４４・・・データレジスタ、７１・
・・空き・ふさがり表示回路、７２・・・書込みイネー
ブルＦＦ、７６・・・最上位″０”検出ゲート、６２・
・・信号線、９１・・・比較回路、１０１・・・優先選
択ゲート、１０２・・・最優先表示ＦＦ、９２・・・Ｏ
Ｒゲート、１２１・・・信号線、６３・・・読出し信号
線、５４・・・ＡＮＤゲート、５５・・・ＯＲゲート、
６４・・・読出し完了信号線、１１１・・・ＡＮＤゲー
ト、１１２・・・転送禁止信号保持ＦＦ。 （１５） 第１図 第２図 手続補正帯（自発） 昭和５７年１月７ｑ日 特許庁長官 島 １）春 樹 殿 昭和５６年特許願第１２５０５４号 ２、発明の名称 情報処理方式 ６、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 住 所 東京都豊島区南長崎２丁目５番２号氏名 （
７１３９）弁理士玉蟲久五部 ５、補正１：より増加する発明の数 なし６、補正の
対象 明細書の発明の詳細な説明の欄２補正の内容 別
紙の通り （１）明細書第４頁第１８行目から第１９行目への１送
受信を行う」を削除する。 （２）明細書第６頁第４行目「処理情報（二、」を削除
する。 （６）明細書第１０頁第１６行目ｒＦＦ７２Ｊのあとに
「（ＦＦはフリップフロップの略称、以下同じ。）」を
挿入する。 以上
Claims (1)
- 【特許請求の範囲】 １、 一つまたは複数の処理装置と、該処理装置に接続
された複数の処理要求装置とからなる情報処理システム
において、該処理要求装置は、処理の優先度を示す処理
レベルと、処理要求内容とからなる処理情報を該処理装
置へ送出し、該処理装置は、受信した該処理情報を記憶
手段に一時的に保持し、該記憶手段に保持された処理レ
ベルを適時検索して最も優先すべき処理情報の１個を選
択する手段を具備してなることを特徴とする情報処理方
式。 ２、特許請求の範囲第１項記載の情報処理方式において
、前記記憶手段に保持された処理情報の数が該記憶手段
に保持可能な上限値に達した場合、前記処理要求装置に
対し、該処理情報を前記処理装置へ送出することを禁止
する手段を具備することを特徴とする情報処理方式。 五 特許請求の範囲第１項または第２項記載の情報処理
方式において、緊急処理を要する処理情報を保持するた
め、前記記憶手段とは別の緊急用記憶手段と、該緊急用
記憶手段に保持された処理レベルを適時検索して最も優
先すべき処理情報の１個を選択する手段とを具備するこ
とを特徴とする情報処理方式。 ４、特許請求の範囲第６項記載の情報処理方式において
、前記緊急用記憶手段に保持された処理情報の数が、該
緊急用記憶手段に保持可能な上限値に達した場合、前記
処理要求装置に対し、該処理情報を前記処理装置へ送出
することを禁止する手段を具備することを特徴とする情
報処理方式。 ５、特許請求の範囲第１項乃至第４項記載の情報処理方
式において、前記記憶手段または緊急用記憶手段に保持
された処理情報のうち、いずれかが途中で処理される必
要がなくなった場合には、該処理情報を該記憶手段また
は該緊急用記憶手段から抹消する手段を具備することを
特徴とする情報処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12505481A JPS5827243A (ja) | 1981-08-08 | 1981-08-08 | 情報処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12505481A JPS5827243A (ja) | 1981-08-08 | 1981-08-08 | 情報処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827243A true JPS5827243A (ja) | 1983-02-17 |
| JPS6336531B2 JPS6336531B2 (ja) | 1988-07-20 |
Family
ID=14900676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12505481A Granted JPS5827243A (ja) | 1981-08-08 | 1981-08-08 | 情報処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827243A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619748A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 入出力制御装置 |
| JPS6332648A (ja) * | 1986-06-27 | 1988-02-12 | ハネイウェル・ブル・インコ−ポレ−テッド | 多重プロセッサ・レベル変更同期装置 |
| JPH01130251A (ja) * | 1987-11-04 | 1989-05-23 | Honeywell Bull Inc | 迅速な割込みを行なうデータ処理システム |
| US6608696B1 (en) | 1991-07-11 | 2003-08-19 | Canon Kabushiki Kaisha | Facsimile system |
| US10369429B2 (en) | 2010-06-01 | 2019-08-06 | Taylor Made Golf Company, Inc. | Golf club head having a stress reducing feature and shaft connection system socket |
| US10556160B2 (en) | 2010-06-01 | 2020-02-11 | Taylor Made Golf Company, Inc. | Golf club head having a stress reducing feature with aperture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138356A (en) * | 1975-05-26 | 1976-11-29 | Mitsubishi Electric Corp | Priority interruption control circuit |
| JPS533036A (en) * | 1976-06-29 | 1978-01-12 | Fujitsu Ltd | Channel microprogram trap system |
| JPS5478039A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Communication controller |
-
1981
- 1981-08-08 JP JP12505481A patent/JPS5827243A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138356A (en) * | 1975-05-26 | 1976-11-29 | Mitsubishi Electric Corp | Priority interruption control circuit |
| JPS533036A (en) * | 1976-06-29 | 1978-01-12 | Fujitsu Ltd | Channel microprogram trap system |
| JPS5478039A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Communication controller |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619748A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 入出力制御装置 |
| JPH0574864B2 (ja) * | 1984-06-25 | 1993-10-19 | Nippon Electric Co | |
| JPS6332648A (ja) * | 1986-06-27 | 1988-02-12 | ハネイウェル・ブル・インコ−ポレ−テッド | 多重プロセッサ・レベル変更同期装置 |
| JPH01130251A (ja) * | 1987-11-04 | 1989-05-23 | Honeywell Bull Inc | 迅速な割込みを行なうデータ処理システム |
| US6608696B1 (en) | 1991-07-11 | 2003-08-19 | Canon Kabushiki Kaisha | Facsimile system |
| US7110134B2 (en) | 1991-11-07 | 2006-09-19 | Canon Kabushiki Kaisha | Facsimile system |
| US10369429B2 (en) | 2010-06-01 | 2019-08-06 | Taylor Made Golf Company, Inc. | Golf club head having a stress reducing feature and shaft connection system socket |
| US10556160B2 (en) | 2010-06-01 | 2020-02-11 | Taylor Made Golf Company, Inc. | Golf club head having a stress reducing feature with aperture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336531B2 (ja) | 1988-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU637543B2 (en) | Receiving buffer control system | |
| US5440690A (en) | Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states | |
| US5922057A (en) | Method for multiprocessor system of controlling a dynamically expandable shared queue in which ownership of a queue entry by a processor is indicated by a semaphore | |
| US6032179A (en) | Computer system with a network interface which multiplexes a set of registers among several transmit and receive queues | |
| US7698474B2 (en) | Virtual first in first out (FIFO) direct memory access (DMA) device, electronic device and memory access method using the same | |
| US9442873B2 (en) | Direct memory access controller | |
| US6314478B1 (en) | System for accessing a space appended to a circular queue after traversing an end of the queue and upon completion copying data back to the queue | |
| AU625687B2 (en) | Data transfer operations between two asynchronous buses | |
| CN108733594A (zh) | 存储器控制器与数据储存装置 | |
| TW200417857A (en) | Allocating cache lines | |
| JPS5827243A (ja) | 情報処理方式 | |
| JP3312362B2 (ja) | マルチプロセッサシステム | |
| JPH04288638A (ja) | コンピュータシステム | |
| JP2611648B2 (ja) | ファイル共用システム | |
| US6625678B1 (en) | Livelock avoidance method | |
| JPH086858A (ja) | キャッシュ制御装置 | |
| JP2000057013A (ja) | トレース情報採取装置及びプログラムを記録した機械読み取り可能な記録媒体 | |
| JPS59121561A (ja) | マルチプロセサシステムにおける共有資源アクセス保護方式 | |
| JPH04195576A (ja) | キャッシュメモリ方式 | |
| JPH03296841A (ja) | キャッシュ制御方式 | |
| JPS5854437A (ja) | 通信制御装置の割込み要求処理方式 | |
| JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 | |
| JP3013993B2 (ja) | ベクトル処理方式 | |
| JPS62226348A (ja) | 主記憶装置兼主記憶制御装置 | |
| JPH04163664A (ja) | 分散メモリ型の並列計算機システム |