JPS5824933A - 入力装置 - Google Patents
入力装置Info
- Publication number
- JPS5824933A JPS5824933A JP56123068A JP12306881A JPS5824933A JP S5824933 A JPS5824933 A JP S5824933A JP 56123068 A JP56123068 A JP 56123068A JP 12306881 A JP12306881 A JP 12306881A JP S5824933 A JPS5824933 A JP S5824933A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- switch
- input device
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
行なえるようにしたキーボードの入力装置に関する。
マイクロコンピュータ・システムのために設計された汎
用プログラマブルエ１０素子（例えばｓｚｓｓ）が製品
化され市販されている。これらの工１０素子は一般にい
くつかのΦポートを有し， ｃｐＵからのコントロール
ワードに従って任意のｖｏｔｓｓｘｗ実現できるよう作
られており、システムの小型化。
用プログラマブルエ１０素子（例えばｓｚｓｓ）が製品
化され市販されている。これらの工１０素子は一般にい
くつかのΦポートを有し， ｃｐＵからのコントロール
ワードに従って任意のｖｏｔｓｓｘｗ実現できるよう作
られており、システムの小型化。
簡易化に役立っている。しかしながら、そのめボートの
数にも限度かあり （ ８２！５５においては８ビツト
エ乃ポートが３組）、この檜の工１０素子を用いてキー
ボードの入力！Ｉｔを構成する場合、いボートの数から
合キーボードの規模が限定され、それ以上に拡張するた
めには同一のＩ１０素子を増設する必°婆があった。
数にも限度かあり （ ８２！５５においては８ビツト
エ乃ポートが３組）、この檜の工１０素子を用いてキー
ボードの入力！Ｉｔを構成する場合、いボートの数から
合キーボードの規模が限定され、それ以上に拡張するた
めには同一のＩ１０素子を増設する必°婆があった。
第１図に示すのは前述したＶＯ素子を用いて構成した従
来の入力装置である。図において、工陣素子１はｃｐｕ
（図示せず）のアドレスバスＡＤＤＲ。
来の入力装置である。図において、工陣素子１はｃｐｕ
（図示せず）のアドレスバスＡＤＤＲ。
データバスＤＡＴＡ 、コントロール信号ラインＱＯ
ＮＴと接続され％ いボー） ＦＡＧ〜ＰＡ１はマトリ
クススイッチＭＳのＸ線Ｘ。−Ｘ，に夫々接続されると
共に抵抗Ｒ０〜Ｒ７を介して電源ｖ０。に接続され、マ
トリクススイッチＭ日のＹ線Ｙ０〜Ｙ，はダイオード０
。
ＮＴと接続され％ いボー） ＦＡＧ〜ＰＡ１はマトリ
クススイッチＭＳのＸ線Ｘ。−Ｘ，に夫々接続されると
共に抵抗Ｒ０〜Ｒ７を介して電源ｖ０。に接続され、マ
トリクススイッチＭ日のＹ線Ｙ０〜Ｙ，はダイオード０
。
〜Ｄ７を介して１陣ボートｐＨ０〜”ＢＹに接続されて
壬いる。なお、マトリクススイッチＭＳはＸ線とＹＮの
各交点にスイッチを夫々接続したもので、この例では６
４個のスイッチにより構成されている。オた、エカ素子
１はＯＰ［Ｆの制御により、Ａグループの１乃ボートＰ
ＡＯ〜ＰＡＴを入力ポートに、ＢグループのＩ１０ポー
トＰ、。〜Ｐ、７を出力ボートに定義しており、ＯＰＵ
の制御により１沖ボートＰＡＯ−Ｐム７からの読み込み
およびエカボートｐ、。
壬いる。なお、マトリクススイッチＭＳはＸ線とＹＮの
各交点にスイッチを夫々接続したもので、この例では６
４個のスイッチにより構成されている。オた、エカ素子
１はＯＰ［Ｆの制御により、Ａグループの１乃ボートＰ
ＡＯ〜ＰＡＴを入力ポートに、ＢグループのＩ１０ポー
トＰ、。〜Ｐ、７を出力ボートに定義しており、ＯＰＵ
の制御により１沖ボートＰＡＯ−Ｐム７からの読み込み
およびエカボートｐ、。
〜Ｐｎ７からの出力が任意に行えるようになっている。
動作としては、 ＣＰＵのソフトウェアによりＢグル
ープの工１０メートＰＩ１０〜Ｆｉｌ？が１つづつ”Ｌ
’レベルに変化し、その都度ＡグループのエカボートＰ
、。〜ＰＡ７への入力信号、すなわちマトリクススイッ
チＭ８のＸ線の値がデータバスＤＡＴＡ Ｋ転送さｆｉ
ＯＰＵに読み込まれる０例えば、Ｂグループのエカボ
ートの１つＰ、。ｖＩＩＬ”レベルにしたとすると、ダ
イオードＤ０への電流流入が可能とな９、Ｙ線ちに一端
を接続したスイッチのいづれかがオンしていれば抵抗Ｒ
０〜Ｒ１を介して電源より電流が流れ、抵抗の電圧降下
によりスイッチのオン・オフに対応した信号がムグルー
プのいボー） ＰＡＯ〜ＰＡ？に入力され読み込まれ千
−る、しかして、順次Ｂグループの１陣ボートＰ、。〜
Ｐ、、 ｖ”Ｌ’レベルに変化させていくことにより、
マトリクススイッチＭＥｉの状態を検出（キーセンス）
することができる。
ープの工１０メートＰＩ１０〜Ｆｉｌ？が１つづつ”Ｌ
’レベルに変化し、その都度ＡグループのエカボートＰ
、。〜ＰＡ７への入力信号、すなわちマトリクススイッ
チＭ８のＸ線の値がデータバスＤＡＴＡ Ｋ転送さｆｉ
ＯＰＵに読み込まれる０例えば、Ｂグループのエカボ
ートの１つＰ、。ｖＩＩＬ”レベルにしたとすると、ダ
イオードＤ０への電流流入が可能とな９、Ｙ線ちに一端
を接続したスイッチのいづれかがオンしていれば抵抗Ｒ
０〜Ｒ１を介して電源より電流が流れ、抵抗の電圧降下
によりスイッチのオン・オフに対応した信号がムグルー
プのいボー） ＰＡＯ〜ＰＡ？に入力され読み込まれ千
−る、しかして、順次Ｂグループの１陣ボートＰ、。〜
Ｐ、、 ｖ”Ｌ’レベルに変化させていくことにより、
マトリクススイッチＭＥｉの状態を検出（キーセンス）
することができる。
ところで、上記の構成においてはキーセンスの丸めに８
ビツトのめボートｖ２組使用しており、一般に製品化さ
れているＩ１０素子単体ではマトリクススイッチのスイ
ッチ数をこれ以上増加することは困難であり、また、他
の目的で使用されるいボートのためのスペースを確保す
る意味でもエカボートの使用数を減らすことが要望され
ていた。
ビツトのめボートｖ２組使用しており、一般に製品化さ
れているＩ１０素子単体ではマトリクススイッチのスイ
ッチ数をこれ以上増加することは困難であり、また、他
の目的で使用されるいボートのためのスペースを確保す
る意味でもエカボートの使用数を減らすことが要望され
ていた。
本発明は上記の点に曽み提案されたものであり、カウン
タ、デコーダを設け、パルス信号によってＹ線の選択を
行なうようにし、キーセンスに使用するのボート数を大
巾に減少せしめ、上記の欠点を改善した入力装置ｌｖ提
供することを目的とする。
タ、デコーダを設け、パルス信号によってＹ線の選択を
行なうようにし、キーセンスに使用するのボート数を大
巾に減少せしめ、上記の欠点を改善した入力装置ｌｖ提
供することを目的とする。
以下、実施例を示す図面に従って本発明を詳述する。
第２図に示すのは本発明の一実施例であり、第３図はそ
の動作を示すタイムチャートである。第２図において構
成を説明すると、Ｘ１０素子１はＣＰＵ（図示せず）の
アドレスバスムＤＤＲ，７’−タバスＤム丁ム、コント
ロール信号ラインＱＯＮＴと接続され、 ＯＰＨのソ
フトウェアにより制御が可能となっている。また、ムグ
ループのΦポートＰ、。〜ｐＡｙ（ただし、この場合Ｃ
ＰＨのソフトウェアにより入力ボートに定義されている
。）は！トリクススイツ＋ＭＳのｘ ＩＩ ｘｏ〜Ｘ丁
に夫々接続されると共に抵抗Ｒ０〜Ｒ７ｖ介して電源Ｖ
。６く一接続され、マ） ＩＪりｘｘイツ＋ Ｍ８ Ｉ
Ｆ） ＹＩＩＹＯ〜Ｙ７はダイオードＤ０〜Ｄ７ケ介し
てデコーダＤＩＯの８個の出力端子に夫々接続されてい
る。一方、１乃素子１０Ｂグループの中の１つの１乃ポ
ー）Ｐｌ、（ただし、ＢグループのＶＯボートはＣＰＵ
のソフトウェアにより出力ボートに定義されている。）
はカウンタＯＮＴの入力端子に接続され、カウンタＣＷ
Ｔの出力端子は前記デコーダＤＥＣの入力端子に接続さ
れ、カウンタａｔｒｒのクリア端子は抵抗Ｒを介して電
源ｖ０゜に接続されると共にコンデンサＣを介して接地
されている。
の動作を示すタイムチャートである。第２図において構
成を説明すると、Ｘ１０素子１はＣＰＵ（図示せず）の
アドレスバスムＤＤＲ，７’−タバスＤム丁ム、コント
ロール信号ラインＱＯＮＴと接続され、 ＯＰＨのソ
フトウェアにより制御が可能となっている。また、ムグ
ループのΦポートＰ、。〜ｐＡｙ（ただし、この場合Ｃ
ＰＨのソフトウェアにより入力ボートに定義されている
。）は！トリクススイツ＋ＭＳのｘ ＩＩ ｘｏ〜Ｘ丁
に夫々接続されると共に抵抗Ｒ０〜Ｒ７ｖ介して電源Ｖ
。６く一接続され、マ） ＩＪりｘｘイツ＋ Ｍ８ Ｉ
Ｆ） ＹＩＩＹＯ〜Ｙ７はダイオードＤ０〜Ｄ７ケ介し
てデコーダＤＩＯの８個の出力端子に夫々接続されてい
る。一方、１乃素子１０Ｂグループの中の１つの１乃ポ
ー）Ｐｌ、（ただし、ＢグループのＶＯボートはＣＰＵ
のソフトウェアにより出力ボートに定義されている。）
はカウンタＯＮＴの入力端子に接続され、カウンタＣＷ
Ｔの出力端子は前記デコーダＤＥＣの入力端子に接続さ
れ、カウンタａｔｒｒのクリア端子は抵抗Ｒを介して電
源ｖ０゜に接続されると共にコンデンサＣを介して接地
されている。
以下、第３図のタイムチャートに従ってその動作を説明
する。なお、各符号は第２図において同符号を付した点
の電圧変化を示すものである。
する。なお、各符号は第２図において同符号を付した点
の電圧変化を示すものである。
さて％ ＸＡ素子１０Ｂグループの１浄ボートＰ！Ｉ
０は出力ボートに定義されており％ＣＰＨのソフトウェ
アにょクエ力ボートＰ１０には第３図に示す如く一定の
間隔でパルスが出力される。またａ。
０は出力ボートに定義されており％ＣＰＨのソフトウェ
アにょクエ力ボートＰ１０には第３図に示す如く一定の
間隔でパルスが出力される。またａ。
ｂ、ｏはカウンタＯＮＴの出力を示すもので、エカボー
） ＰＢＯからのパルス数を計数し、２進数として出力
し、８個のパルスで元の状態に戻る。なお、カウンタＣ
ＮＴは電源の投入とともに抵抗Ｒ，コンデンサＣの遅延
回路を介してクリアされ、ゼロからカウントを始めるよ
うになってい４．Ｌかして、デコーダＤ１１ｆＯはカウ
ント出力ａ、ｂ、ａに応じてその出力を順次＠Ｌ”に転
じ、マトリクススイッチＭ８のｙ ＠ ｙ０〜Ｙ７は図
示の如く順次＠Ｌ”レベルに変化し、その時のｘｉＩｉ
ｌｘ０〜Ｘ、の値がｖＯボートＰ、。〜ＰＡ７ Ｖ介し
てＣＰＵ Ｋ読み込まれる。この例ではマトリクススイ
ッチＭ８として第１図示の従来例と同様に６４点のもの
を使用しているが、キーセンスに使用される工乃ポート
の端子数は９＠で足りることになる。なお、上記の説明
ではマトリクススイッチとして６４点のものを用い九が
、同様にして更に拡張することが可能である。
） ＰＢＯからのパルス数を計数し、２進数として出力
し、８個のパルスで元の状態に戻る。なお、カウンタＣ
ＮＴは電源の投入とともに抵抗Ｒ，コンデンサＣの遅延
回路を介してクリアされ、ゼロからカウントを始めるよ
うになってい４．Ｌかして、デコーダＤ１１ｆＯはカウ
ント出力ａ、ｂ、ａに応じてその出力を順次＠Ｌ”に転
じ、マトリクススイッチＭ８のｙ ＠ ｙ０〜Ｙ７は図
示の如く順次＠Ｌ”レベルに変化し、その時のｘｉＩｉ
ｌｘ０〜Ｘ、の値がｖＯボートＰ、。〜ＰＡ７ Ｖ介し
てＣＰＵ Ｋ読み込まれる。この例ではマトリクススイ
ッチＭ８として第１図示の従来例と同様に６４点のもの
を使用しているが、キーセンスに使用される工乃ポート
の端子数は９＠で足りることになる。なお、上記の説明
ではマトリクススイッチとして６４点のものを用い九が
、同様にして更に拡張することが可能である。
第４図は本発明の応用例を示し、余ったＶＯボートを利
用してＬＩＩＤの駆動を行ったものである。
用してＬＩＩＤの駆動を行ったものである。
すなわち、Ｂグループの工乃ポートＰ１０〜ＰＩ１７は
出力ポートとして定義されて使用されているので、Ｐ！
１０以外のボートＰ□〜Ｐ、１には任意のデータを出力
することが可能である。
出力ポートとして定義されて使用されているので、Ｐ！
１０以外のボートＰ□〜Ｐ、１には任意のデータを出力
することが可能である。
以上のように本発明の入力装置にあっては、兄の制御に
より入出力な行なうＶＯ素子およびマトリクススイッチ
を備え、このマトリクススイッチに入力されたデータを
前記ＯＰＵに読み込むべく構成された入力ｆ！置におい
て、前記Ｘ１０素子の出力ポートにカウンタおよびデコ
ーダを順次接続し、このデコーダの出力端子を前記マト
リクススイツカボートに接続し、前記１乃素子の出力パ
ルスによシｙｌｌを順次選択してその都度！線の内容Ｖ
読み込むようにしたので、少ないエカボートによりキー
センスが行なえ、同数のめボートにより従来に比べより
多くのキーセンスを行なうことができる。
より入出力な行なうＶＯ素子およびマトリクススイッチ
を備え、このマトリクススイッチに入力されたデータを
前記ＯＰＵに読み込むべく構成された入力ｆ！置におい
て、前記Ｘ１０素子の出力ポートにカウンタおよびデコ
ーダを順次接続し、このデコーダの出力端子を前記マト
リクススイツカボートに接続し、前記１乃素子の出力パ
ルスによシｙｌｌを順次選択してその都度！線の内容Ｖ
読み込むようにしたので、少ないエカボートによりキー
センスが行なえ、同数のめボートにより従来に比べより
多くのキーセンスを行なうことができる。
第１図は従来の入力装置を示す回路図、第２図は本発明
の一実施例を示す回路図、第３図はその動作を示すタイ
ムチャート、第４図は本発明の応用例である。 ｌ・・・い素子、ムＤＤＲ−・・アドレスバス、 ＤＡ
ＴＡ・・・データバス、０ＯＮＴ・・・コントロール信
号ライン、ＭＳ・・・マトリクススイッチ、Ｄ０〜Ｄ？
Ｔ Ｄｏ−ｐ、・・・・ダイオード、Ｒｏ、〜Ｒ，，
Ｒ・・・抵抗、Ｃ・・・コンデンサ、 ＯＮ？・・・
カウンタ、ＤＩＣＯ・・・デコーダ、ｖｏｏ、・・電源 特許出願人 第３図 第４図
の一実施例を示す回路図、第３図はその動作を示すタイ
ムチャート、第４図は本発明の応用例である。 ｌ・・・い素子、ムＤＤＲ−・・アドレスバス、 ＤＡ
ＴＡ・・・データバス、０ＯＮＴ・・・コントロール信
号ライン、ＭＳ・・・マトリクススイッチ、Ｄ０〜Ｄ？
Ｔ Ｄｏ−ｐ、・・・・ダイオード、Ｒｏ、〜Ｒ，，
Ｒ・・・抵抗、Ｃ・・・コンデンサ、 ＯＮ？・・・
カウンタ、ＤＩＣＯ・・・デコーダ、ｖｏｏ、・・電源 特許出願人 第３図 第４図
Claims (1)
- ｃｐＵの制御によシ入出力を行なうＩ１０素子およびマ
トリクススイッチを備え、このマトリクススイッチに入
力されたデータを前記ＯＰＨに読み込むべく構成された
入力装置において、前記１１０素子の出力ボートにカウ
ンタおよびデコーダを順次接続し、このデコーダの出力
端子を前記マ） ＩＪクススイッチのＹ線に夫々接続し
、Ｘ線を前記１乃素子の入力ポートに接続し、前記ｖＯ
素子の出力パルスによりｙｌｌを順次選択してその都度
Ｘ線の内容を続み込むことを特徴とした入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123068A JPS5824933A (ja) | 1981-08-07 | 1981-08-07 | 入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123068A JPS5824933A (ja) | 1981-08-07 | 1981-08-07 | 入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5824933A true JPS5824933A (ja) | 1983-02-15 |
Family
ID=14851392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56123068A Pending JPS5824933A (ja) | 1981-08-07 | 1981-08-07 | 入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824933A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188211A (ja) * | 1986-02-13 | 1987-08-17 | 松下電器産業株式会社 | 積層型コンデンサの製造方法 |
| JPS6376311A (ja) * | 1986-09-17 | 1988-04-06 | 松下電器産業株式会社 | 金属化フイルムコンデンサの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222038A (en) * | 1978-02-24 | 1980-09-09 | Motorola, Inc. | Microcomputer keyboard input circuitry |
-
1981
- 1981-08-07 JP JP56123068A patent/JPS5824933A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222038A (en) * | 1978-02-24 | 1980-09-09 | Motorola, Inc. | Microcomputer keyboard input circuitry |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188211A (ja) * | 1986-02-13 | 1987-08-17 | 松下電器産業株式会社 | 積層型コンデンサの製造方法 |
| JPH0445963B2 (ja) * | 1986-02-13 | 1992-07-28 | Matsushita Electric Ind Co Ltd | |
| JPS6376311A (ja) * | 1986-09-17 | 1988-04-06 | 松下電器産業株式会社 | 金属化フイルムコンデンサの製造方法 |
| JPH048934B2 (ja) * | 1986-09-17 | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3737879A (en) | Self-refreshing memory | |
| KR920010962B1 (ko) | 어드레스 생성장치 | |
| US4219875A (en) | Digital event input circuit for a computer based process control system | |
| GB2203577A (en) | Environmental abnormality alarm apparatus | |
| JPS5824933A (ja) | 入力装置 | |
| JPS6367158B2 (ja) | ||
| JP3249280B2 (ja) | インターリーブ回路 | |
| GB1132284A (en) | Memory for a coherent pulse doppler radar | |
| SU622202A1 (ru) | Устройство преобразовани кодов | |
| SU1095225A1 (ru) | Устройство дл отображени информации | |
| SU794626A1 (ru) | Генератор кодов | |
| SU516042A2 (ru) | Генератор случайных чисел | |
| JP2540459B2 (ja) | 連続デ−タ検出回路 | |
| SU1012317A1 (ru) | Устройство дл контрол знаний обучаемых | |
| SU985827A1 (ru) | Буферное запоминающее устройство | |
| JP2553226B2 (ja) | オプション可変ロジックｉｃ | |
| SU785864A1 (ru) | Устройство дл ввода информации | |
| SU1287223A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| SU1550521A1 (ru) | Многоканальное устройство дл ввода информации от двухпозиционных датчиков | |
| SU1008737A1 (ru) | Генератор случайных чисел | |
| JP2613963B2 (ja) | データ入出力装置 | |
| SU491141A1 (ru) | Устройство дл отображени информации | |
| SU794667A1 (ru) | Устройство дл программировани блОКОВ пОСТО ННОй пАМ Ти | |
| SU646373A1 (ru) | Ассоциативное запоминающее устройство | |
| JPS5821735B2 (ja) | メモリ装置制御方式 |