JPS5824286A - カラ−テレビジヨン信号処理装置 - Google Patents
カラ−テレビジヨン信号処理装置Info
- Publication number
- JPS5824286A JPS5824286A JP12256581A JP12256581A JPS5824286A JP S5824286 A JPS5824286 A JP S5824286A JP 12256581 A JP12256581 A JP 12256581A JP 12256581 A JP12256581 A JP 12256581A JP S5824286 A JPS5824286 A JP S5824286A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- signals
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、カラーテレビジョン信号ｔ一旦デイジタル信
号に変換して、記憶回路に一時記憶させ、これを別の同
期信号に同期した読出クロックにより読出すカラーテレ
ビジョン信号処理装置に関する。＊に、 ｌｉテ８Ｃ％
Ｐム−あるい轄ｓｍｃム麗等の各方式相互間の方式変換
を行う装置、あるい１１ｖテＲまたは遠くはなれた放送
局カメラ装置等から入力する信号を放送局の基準同期信
号に同期させるタイムベースコレクタ、あるいはフレー
ムシンクロナイず等に適するカラ−テレビジ１ン信号処
理装置に関するものである。
号に変換して、記憶回路に一時記憶させ、これを別の同
期信号に同期した読出クロックにより読出すカラーテレ
ビジョン信号処理装置に関する。＊に、 ｌｉテ８Ｃ％
Ｐム−あるい轄ｓｍｃム麗等の各方式相互間の方式変換
を行う装置、あるい１１ｖテＲまたは遠くはなれた放送
局カメラ装置等から入力する信号を放送局の基準同期信
号に同期させるタイムベースコレクタ、あるいはフレー
ムシンクロナイず等に適するカラ−テレビジ１ン信号処
理装置に関するものである。
従来、この種の！！置の一例としてカラーテレビジョン
信号から輝度信号（１）と色信号成分または色差信号（
Ｒ−ＹおよびＢ−Ｙ等）を抽出してそれぞれディジタル
信号に変換し、これを記憶回路に一時記憶し、これを出
力側の別の同期信号に同期して読出し、再びカラーテレ
ビジョン信号に合成するように構成されるものがある。
信号から輝度信号（１）と色信号成分または色差信号（
Ｒ−ＹおよびＢ−Ｙ等）を抽出してそれぞれディジタル
信号に変換し、これを記憶回路に一時記憶し、これを出
力側の別の同期信号に同期して読出し、再びカラーテレ
ビジョン信号に合成するように構成されるものがある。
第１図は、この従来例のカラーテレビジョン信号処理装
置を示す図である。輝度信号（７）、色信号成分（■お
よびＱ）はそれぞれアナログディジタル変換器（以下ｒ
ＡＤＡＤ変換器いう。）１〜３に導かれている。このＡ
Ｄ豐換器１〜３にはクロック発生回路５の出力がそれぞ
れ導かれている。
置を示す図である。輝度信号（７）、色信号成分（■お
よびＱ）はそれぞれアナログディジタル変換器（以下ｒ
ＡＤＡＤ変換器いう。）１〜３に導かれている。このＡ
Ｄ豐換器１〜３にはクロック発生回路５の出力がそれぞ
れ導かれている。
このクロック発生回路５には、入力カラーテレビジョン
信号の同期信号（８）が導かれている。このＡＤ変換器
１〜３の出力は記憶回路７〜９の書込入力にそれぞれ導
かれている。この記憶回路７〜９には制御回路１１から
の書込クロック（ロ）および読出クロック（６）がそれ
ぞれ導かれている。
信号の同期信号（８）が導かれている。このＡＤ変換器
１〜３の出力は記憶回路７〜９の書込入力にそれぞれ導
かれている。この記憶回路７〜９には制御回路１１から
の書込クロック（ロ）および読出クロック（６）がそれ
ぞれ導かれている。
この制御回路１１には前記クロック発生回路５の出力が
導かれている。前記記憶回路７〜９の読出出力はディジ
タルアナログ変換器（以下ｒＩ）Ａｌｌ”換器」という
。） １３〜１５にそれぞれ導かれている。
導かれている。前記記憶回路７〜９の読出出力はディジ
タルアナログ変換器（以下ｒＩ）Ａｌｌ”換器」という
。） １３〜１５にそれぞれ導かれている。
このＤＡ変換器１３〜１５の出力は合成回路１６にそれ
ぞれ導かれている。
ぞれ導かれている。
また、局内基準信号（Ｒ１？）は同期信号発生器１８に
入力されている。この同期信号発生器用の出力である局
内基準同期信号（ＲＩＩＦ）Ｋ同期した基準同期信号（
Ｒ８）は、読出クロック発生回路１９に導かれている。
入力されている。この同期信号発生器用の出力である局
内基準同期信号（ＲＩＩＦ）Ｋ同期した基準同期信号（
Ｒ８）は、読出クロック発生回路１９に導かれている。
この読出クロック発生回路ｌの出力は制御回路１１に導
かれている。
かれている。
このような従来例構成では、輝度信号（１）、色信号成
分（′ｒ）およびＫ） ｔ−１、それぞれの周波数帯域
に応じてクロック発生回路５から発生されるサンプリン
グ周波数により、入力側の同期信号（８）Ｋ同期してＡ
Ｄ変換器１〜３でＰＱＭ信号に変換される。
分（′ｒ）およびＫ） ｔ−１、それぞれの周波数帯域
に応じてクロック発生回路５から発生されるサンプリン
グ周波数により、入力側の同期信号（８）Ｋ同期してＡ
Ｄ変換器１〜３でＰＱＭ信号に変換される。
とのＰＯＭ信号は同じく入力側の同期信号（８）Ｋ同期
して、一時記憶回路７〜９に記憶される。この記憶内容
は出力側の基準周波数信号（ＲＵＫ岡期した読出クロッ
ク（ロ）Ｋより読出され、ＤＡ豐換器１３〜１５により
復号化され、合成回路１６によりカラーテレビジョン信
号に合成される。
して、一時記憶回路７〜９に記憶される。この記憶内容
は出力側の基準周波数信号（ＲＵＫ岡期した読出クロッ
ク（ロ）Ｋより読出され、ＤＡ豐換器１３〜１５により
復号化され、合成回路１６によりカラーテレビジョン信
号に合成される。
このような、従来例装置では、輝度信号（１）、色
１信号成分（１）および（Ｑ）をＰＯＭ信号に変換
するためにこれに対応する３個のＡＤ変換器を必要とす
る。
１信号成分（１）および（Ｑ）をＰＯＭ信号に変換
するためにこれに対応する３個のＡＤ変換器を必要とす
る。
一般にテレビジョン信号に用いられるＡＤ変換器は高速
に動作することが必要でありかなり高価である。このた
め、従来装置のように３１１のＡＤ変換器を使用する場
合には、このＡＤ変換器の価格が装置全体のかなりの割
合を占めることにもなる。
に動作することが必要でありかなり高価である。このた
め、従来装置のように３１１のＡＤ変換器を使用する場
合には、このＡＤ変換器の価格が装置全体のかなりの割
合を占めることにもなる。
本発明けこの点を改良するもので、ＡＤ変換器を少なく
することができ、しかもその利用効率を向上することが
でき、装置を安価にすることができるカラーテレビジョ
ン信号処理装置を提供することを目的とする。
することができ、しかもその利用効率を向上することが
でき、装置を安価にすることができるカラーテレビジョ
ン信号処理装置を提供することを目的とする。
本発明は、入力信号のうち色信号、特に色差信号（Ｒ−
ｙ、 Ｂ−４％ ）を用いる場合または色信号成分（工
、Ｑ）を用いる場合には、サンプリング周波数が必ずし
もサブ中ヤリア周波数の整数倍でなくてもよく、さらに
低い周波数で十分に動作することに着目し、ＡＤ変換器
を兼用させることによりその数を減らして装置の経済化
を社かるものである。
ｙ、 Ｂ−４％ ）を用いる場合または色信号成分（工
、Ｑ）を用いる場合には、サンプリング周波数が必ずし
もサブ中ヤリア周波数の整数倍でなくてもよく、さらに
低い周波数で十分に動作することに着目し、ＡＤ変換器
を兼用させることによりその数を減らして装置の経済化
を社かるものである。
本発明はＡＤ変換手段が１個または２個であって、１１
１のカラーテレビジョン信号から分離された３チヤンネ
ルの信号またはそのうちの２チヤンネルの信号によシ時
分割的に使用されるように構成されたことを特徴とする
。
１のカラーテレビジョン信号から分離された３チヤンネ
ルの信号またはそのうちの２チヤンネルの信号によシ時
分割的に使用されるように構成されたことを特徴とする
。
本発明の一実施例を図面に基づいて説明する。
第２図社、本発明第一実施例の要部ブロック構成図であ
る。第１図で示した従来例と比較すると、次の点に特徴
がある。すなわち１色信号成分（Ｘ′）および（Ｑは入
力セレクタ回路２１にそれぞれ導かれている。この入力
セレクタ回路２１の出力はＡＤ変換器２′に導かれてい
る。この人力セレクタ１１１１２１の出力はデータ分配
器２２に導かれている。このデー・り分配器ｎの出力杜
前記記憶回路８および９にそれぞれ導かれている。また
、この入力セレクタ回路２１の制御端子に社クロック発
生回路５の出力が導かれている。
る。第１図で示した従来例と比較すると、次の点に特徴
がある。すなわち１色信号成分（Ｘ′）および（Ｑは入
力セレクタ回路２１にそれぞれ導かれている。この入力
セレクタ回路２１の出力はＡＤ変換器２′に導かれてい
る。この人力セレクタ１１１１２１の出力はデータ分配
器２２に導かれている。このデー・り分配器ｎの出力杜
前記記憶回路８および９にそれぞれ導かれている。また
、この入力セレクタ回路２１の制御端子に社クロック発
生回路５の出力が導かれている。
他の点は第１図に示した従来例と同様である。
第３図は、第２図にｘ印で示した点の入力あるいは出力
波形を示す動作タイムチャートである。
波形を示す動作タイムチャートである。
このような回路構成で、入力カラーテレビジョン信号が
ＭＴＢＯ方式の場合について説明する。
ＭＴＢＯ方式の場合について説明する。
Ｎ〒８Ｃ方式の場合には、色信号成分（→の周波数帯域
はｔ５ＭＨｚ、（２）の周波数帯域は（１５ＭＨＭとす
れば十分であり、ＦＯＭ化のサンプリング周波数を１５
ＭＨｚとして、輝度信号（７）のサンプリング周波数
を２Ｘｆｓ、、中７’ＭＨｚ （ｆＢ、はカラーバスト
周波数帯域）としたものである。
はｔ５ＭＨｚ、（２）の周波数帯域は（１５ＭＨＭとす
れば十分であり、ＦＯＭ化のサンプリング周波数を１５
ＭＨｚとして、輝度信号（７）のサンプリング周波数
を２Ｘｆｓ、、中７’ＭＨｚ （ｆＢ、はカラーバスト
周波数帯域）としたものである。
いま、輝度信号（７）はＡＤ変換器ＩＶＣ入力し、入力
カラーテレビジョン信号の同期信号（８） Ｋ同期して
クロック発生回路５から発生されるサンプリングクロッ
ク（ａ） （７ＭＨｓｇ ）によりＰＣＭ信号に変換さ
れる。
カラーテレビジョン信号の同期信号（８） Ｋ同期して
クロック発生回路５から発生されるサンプリングクロッ
ク（ａ） （７ＭＨｓｇ ）によりＰＣＭ信号に変換さ
れる。
また、色信号成分（１）および（Ｑは入力セレクタ回路
２１に入力する。この入力セレクタ回路２１に社、前記
同期信号（１３）と同期してクロック発生回路５から発
生される１５ ＭＨｚのセレクトクロック信号（′ｂ）
および（Ｃ）が与えられている６色信号成分（１） 拡
このセレクトクロック信号（ｔ））Ｋよりセレクトされ
、色信号成分（りはこのセレクト°りシック信号（ｂ’
） Ｋよりセレクトされる。これにより、入力セレクタ
回路２１から搬送色信号が（１）、（２）、（η、（Ｑ
−と時分割された信号（ｄ）が出力される。
２１に入力する。この入力セレクタ回路２１に社、前記
同期信号（１３）と同期してクロック発生回路５から発
生される１５ ＭＨｚのセレクトクロック信号（′ｂ）
および（Ｃ）が与えられている６色信号成分（１） 拡
このセレクトクロック信号（ｔ））Ｋよりセレクトされ
、色信号成分（りはこのセレクト°りシック信号（ｂ’
） Ｋよりセレクトされる。これにより、入力セレクタ
回路２１から搬送色信号が（１）、（２）、（η、（Ｑ
−と時分割された信号（ｄ）が出力される。
−この信号（ｄ）はＡＤ変換器２′に入力し、前記同期
信号（８）と同期してりｐツク発生回路５から発生され
るサンプリングクロックパルス（ａ） Ｋよりサンプリ
ングされる。このとき、ＡＤ変換器２′は、色信号成分
（１）、（Ｑ）Ｋ対して時分割的に動作することとなり
、この出力は第３図（ｅｎ（示すように１５ＭＨｓｇで
サンプリングされたＰＣＭ信号となる。
信号（８）と同期してりｐツク発生回路５から発生され
るサンプリングクロックパルス（ａ） Ｋよりサンプリ
ングされる。このとき、ＡＤ変換器２′は、色信号成分
（１）、（Ｑ）Ｋ対して時分割的に動作することとなり
、この出力は第３図（ｅｎ（示すように１５ＭＨｓｇで
サンプリングされたＰＣＭ信号となる。
この（ｅ）信号はデータ分配器２２に入力し、色信号成
分（１）とＩＱ、）の信号（ｆ）と＠にそれぞれ分配さ
れる。
分（１）とＩＱ、）の信号（ｆ）と＠にそれぞれ分配さ
れる。
このとき、制御回路１１かも各記憶回路７〜９に前記同
期信号（８）Ｋ同期してクロック発生回路５から書込ク
ロック（ロ）が与えられ、記憶回路７に輝度信号（７）
が、記憶回路８に色信号成分（１）が記憶回路９に色信
号成分（Ｑ）がそれぞれ記憶される。
期信号（８）Ｋ同期してクロック発生回路５から書込ク
ロック（ロ）が与えられ、記憶回路７に輝度信号（７）
が、記憶回路８に色信号成分（１）が記憶回路９に色信
号成分（Ｑ）がそれぞれ記憶される。
また、同期信号発生器１８ツ為らは局内基準信号（ＲＩ
Ｐ） Ｋｐｉ１期した基準同期信号（Ｒ８）が発振され
る。制御回路Ｕ＜はこの基準同期信号（Ｒ８）Ｋ岡
１期した読出クロック信号（６）が読出クロック発生
回路１９から与えられる。・この読出クロック信号Ｒに
より、各記憶回路７〜９から各ＰＣＭ信号（Ｙ、Ｉ、ｑ
）がそれぞれ書込まれた＊に読出される。この各ＰＣＭ
信号（ｙ、工、ｑ）はＤム変換器１３〜１５によりそれ
ぞれアナログ信号ＫＶ換された後に１合成回路１６で合
成され、局内基準信号（ＲＩＩＰ）Ｋ同期したカラーテ
レビジョン信号として出力される。
Ｐ） Ｋｐｉ１期した基準同期信号（Ｒ８）が発振され
る。制御回路Ｕ＜はこの基準同期信号（Ｒ８）Ｋ岡
１期した読出クロック信号（６）が読出クロック発生
回路１９から与えられる。・この読出クロック信号Ｒに
より、各記憶回路７〜９から各ＰＣＭ信号（Ｙ、Ｉ、ｑ
）がそれぞれ書込まれた＊に読出される。この各ＰＣＭ
信号（ｙ、工、ｑ）はＤム変換器１３〜１５によりそれ
ぞれアナログ信号ＫＶ換された後に１合成回路１６で合
成され、局内基準信号（ＲＩＩＰ）Ｋ同期したカラーテ
レビジョン信号として出力される。
第４図は、本発明第二実施例の要部ブロック構成図であ
る。第２図で示した第一実施例と比較すると、輝度信号
（７）、色信号成分（１１、および（９）を入力セレク
タ回路２１にそれぞれ導き、この入力セレクタ回路２１
の出力をＡＤ変換器１’に導き、ＡＤ変換器を１＠圧し
たところに特徴がある。
る。第２図で示した第一実施例と比較すると、輝度信号
（７）、色信号成分（１１、および（９）を入力セレク
タ回路２１にそれぞれ導き、この入力セレクタ回路２１
の出力をＡＤ変換器１’に導き、ＡＤ変換器を１＠圧し
たところに特徴がある。
他の点は第２図で示した第一実施例と同様であり、同一
符号は同一のものをそれぞれ示す。
符号は同一のものをそれぞれ示す。
第５図は、第４図に×印で示した点の入力娶るいは出力
波形をそれぞれ示す。すなわち、セレクトクロック（ｈ
）は７ＭＨｇの周期を持つクロックパルスである。セレ
クトクロック（１）、 （、＋）は１５ ＭＨｚの周期
を持つクロックパルスであり、そのパルス幅は前記セレ
クトクロック似）と同じでめシ、その位相は図示の如く
前記セレクトクロック信号（ロ）の１個おきの「０」レ
ベルに一致している。
波形をそれぞれ示す。すなわち、セレクトクロック（ｈ
）は７ＭＨｇの周期を持つクロックパルスである。セレ
クトクロック（１）、 （、＋）は１５ ＭＨｚの周期
を持つクロックパルスであり、そのパルス幅は前記セレ
クトクロック似）と同じでめシ、その位相は図示の如く
前記セレクトクロック信号（ロ）の１個おきの「０」レ
ベルに一致している。
このような第二実施例では、前記同期信号（偽に同期し
てクロック発生回路５から発生されるセレクトクロック
信号（ｈ）Ｋよ）輝度信号（７）が、セレクトクロック
信号（１）Ｋより色信号成分（１）が、セレクトクロッ
ク信号（ｊ）により色信号成分（２）がそれぞれセレク
トされる。これにより、入力セレクタ回路２１から各信
号が（７）、（１）、（７）、（Ｑ）、・・・・−・と
時分割された信号（ｋ）が出力される。この信号体）は
ＡＤ変換器１′に与えられクロック発生回路５からサン
プリングクロック（７ＭＨｇ ）で時分割にサンプリン
グされ、ＰＣＭ信号に変換される。このｐｃ輩信号はデ
ータ分配器ｎで輝度信号（７）、色信号成分（１）、（
財）Ｋそれぞれ分配され、第一実施例と同様に各対応し
た記憶回路７〜９にそれぞれ記憶される。
てクロック発生回路５から発生されるセレクトクロック
信号（ｈ）Ｋよ）輝度信号（７）が、セレクトクロック
信号（１）Ｋより色信号成分（１）が、セレクトクロッ
ク信号（ｊ）により色信号成分（２）がそれぞれセレク
トされる。これにより、入力セレクタ回路２１から各信
号が（７）、（１）、（７）、（Ｑ）、・・・・−・と
時分割された信号（ｋ）が出力される。この信号体）は
ＡＤ変換器１′に与えられクロック発生回路５からサン
プリングクロック（７ＭＨｇ ）で時分割にサンプリン
グされ、ＰＣＭ信号に変換される。このｐｃ輩信号はデ
ータ分配器ｎで輝度信号（７）、色信号成分（１）、（
財）Ｋそれぞれ分配され、第一実施例と同様に各対応し
た記憶回路７〜９にそれぞれ記憶される。
この記憶回路７〜９からの読出も第一実施例と同様に行
われ、各記憶回路７〜９から基準同期信号（Ｒ８）に同
期した読出クロック信号（ロ）により。
われ、各記憶回路７〜９から基準同期信号（Ｒ８）に同
期した読出クロック信号（ロ）により。
前記同期信号（８）とこの基準同期信号（ＲＯ）との時
関連だけ遅延され読出される。この読出信号ｄＤム変換
器１３〜１５によりアナログ信号に変換され、合成回路
１６により合成されて、中継局の基準信号（ＲＦ）に同
期したカラーテレビジョン信号が出力される。
関連だけ遅延され読出される。この読出信号ｄＤム変換
器１３〜１５によりアナログ信号に変換され、合成回路
１６により合成されて、中継局の基準信号（ＲＦ）に同
期したカラーテレビジョン信号が出力される。
第６図は、本発明第三実施例の要部ブロック構成図であ
る。第４図で示した第二実施例と比較すると、各記憶回
路７〜９の読出データをデータ造しクタ回路四を介して
Ｄム変換器１３’ Ｋ導き、このＤム変換器１３’の出
力をアナログデータセレクタ回路２６を介して合成回路
１６に導＝、復号化系に用いるＤム変換器を１個とした
ところに特徴がある。
る。第４図で示した第二実施例と比較すると、各記憶回
路７〜９の読出データをデータ造しクタ回路四を介して
Ｄム変換器１３’ Ｋ導き、このＤム変換器１３’の出
力をアナログデータセレクタ回路２６を介して合成回路
１６に導＝、復号化系に用いるＤム変換器を１個とした
ところに特徴がある。
他の点は第４図に示した第二実施例と同様であり、同一
符号は同一のもの管それぞれ示す。
符号は同一のもの管それぞれ示す。
このような第三実施例で拡、第二実施例と同様に、輝度
信号（至）、色信号成分（ＩＯｌ（２）は第５図に示す
セレクトクロック（ｈ）、 （ｉ）％（ｊ）でセレクト
され、入力セレクタ回路２１から各信号が（７）、（１
）、（１）％（２）。
信号（至）、色信号成分（ＩＯｌ（２）は第５図に示す
セレクトクロック（ｈ）、 （ｉ）％（ｊ）でセレクト
され、入力セレクタ回路２１から各信号が（７）、（１
）、（１）％（２）。
（７）、（１）、・・・と時分割された信号軸）が出力
される。
される。
この信号（ｋ）はムＤ変換器１′でＰＣＩＭ信号に変換
され、データ分配器ｎでそれぞれ輝度信号（資）、色信
号成分（１）、（Ｑ）Ｋ分配され、各記憶回路７〜９に
記憶される。このＰＯＭ１１号は、基準同期信号（ＲＢ
）Ｋ同期した読出クロック信号（６）で記憶回路７〜９
から読出されデータセレクタ回路部に与えられる。
され、データ分配器ｎでそれぞれ輝度信号（資）、色信
号成分（１）、（Ｑ）Ｋ分配され、各記憶回路７〜９に
記憶される。このＰＯＭ１１号は、基準同期信号（ＲＢ
）Ｋ同期した読出クロック信号（６）で記憶回路７〜９
から読出されデータセレクタ回路部に与えられる。
このデータセレクタ回路５により、基準同期信号（Ｒｅ
）に同期して各信号（７）、（１）、（２）がセレクト
されＤム変換器Ｌ３’によりアナログ信号に変換される
。このアナログ信号は、このセレクト信号が与えられて
いるアナログデータセレクタ回路部によ′す、それぞれ
セレクトされ合成回路１６によりカラーテレビジョン信
号に合成される。
）に同期して各信号（７）、（１）、（２）がセレクト
されＤム変換器Ｌ３’によりアナログ信号に変換される
。このアナログ信号は、このセレクト信号が与えられて
いるアナログデータセレクタ回路部によ′す、それぞれ
セレクトされ合成回路１６によりカラーテレビジョン信
号に合成される。
なお、上記実施例は輝度信号、色信号成分の３種類の場
合を示したが、他の信号例えば色差信号等を用いた場合
も同様に実施することができる。
合を示したが、他の信号例えば色差信号等を用いた場合
も同様に実施することができる。
また、上記実施例は局内基準信号に同期したカラーテレ
ビジョン信号を合成する例を示したが、これに限るもの
ではなく、出力側の所望の信号に同ｊｉｊｌｆｉせるこ
とができる。方式変換装置あるいはタイムベースコレク
タについても同様に本発明ヲ実施することができる。
ビジョン信号を合成する例を示したが、これに限るもの
ではなく、出力側の所望の信号に同ｊｉｊｌｆｉせるこ
とができる。方式変換装置あるいはタイムベースコレク
タについても同様に本発明ヲ実施することができる。
また、第２図に示した第一実施例は色信号成分（１）、
（Ｑ）を１個のＡＭ）ｆ換器２′で時分＠にディジタル
信号化し、これをＤＡ変換器１４．１５を用いてアナロ
グ信号に変換する例を示したが、第三実施例に示したと
一様に１デ一タセレクタ回路を用いてこの色信号成分を
それぞれセレクトし１ｍ１Ｆ）ＤＡ１Ｒ換器によりアナ
ログ信号に変換することもできる。
（Ｑ）を１個のＡＭ）ｆ換器２′で時分＠にディジタル
信号化し、これをＤＡ変換器１４．１５を用いてアナロ
グ信号に変換する例を示したが、第三実施例に示したと
一様に１デ一タセレクタ回路を用いてこの色信号成分を
それぞれセレクトし１ｍ１Ｆ）ＤＡ１Ｒ換器によりアナ
ログ信号に変換することもできる。
上記例では、記憶手段から出力側装量に同期して読出さ
れた信号を再びアナログ信号に変換するものを説明した
が、この信号はディジタル信号のまま利用することもで
きる。
れた信号を再びアナログ信号に変換するものを説明した
が、この信号はディジタル信号のまま利用することもで
きる。
以上説明したように本発明によれば、輝度信号および色
情報信号に分離されたカラーテレビジョン信号をディジ
タル信号に変換するとき、この各信号を時分割的に少数
のＡ′ＤＩＦ換器に与え、このＡＤｆ換器で各信号を時
分割にディジタル信号に変換することとした。
情報信号に分離されたカラーテレビジョン信号をディジ
タル信号に変換するとき、この各信号を時分割的に少数
のＡ′ＤＩＦ換器に与え、このＡＤｆ換器で各信号を時
分割にディジタル信号に変換することとした。
したがって、従来装置のように各信号に対応する数だけ
のムＤ変換器を備える必要がなく、ムＤ変換器の個数を
少なくすることができ、装置を安価に構成することがで
きる。
のムＤ変換器を備える必要がなく、ムＤ変換器の個数を
少なくすることができ、装置を安価に構成することがで
きる。
第１図は従来例の要部ブロック構成図。
＃Ｉ２図は本発明第一実施例の要部ブロック構成図。
第３図社第２図に×印で示した点の入力あるいは出力信
号波形を示す動作タイムチャート。 第４９社本発明第二実施例の要部ブロック構成−１ 第５図社第４図にＸ印で示した点の入力あるいは出力信
号波形を示す動作タイムチャート。 第６図は本発明第三実施例の要部ブロック構成図。 １．１’、２．２’、３・・・ムＤ変換器、５・・・ク
ロック発生回路、７〜９・・・記憶回路、１１−・・制
御回路、１３〜１５・・・Ｄム変換器、１６・・・合成
回路、１８・・−同期信号発生回路、１９・・・読出ク
ロック発生回路、２１−・入力セレクタ、ｎ・・・デー
タ分配器、訪・・・データセレクタ回路、２６・・・ア
ナログデータセレクタ回路。
号波形を示す動作タイムチャート。 第４９社本発明第二実施例の要部ブロック構成−１ 第５図社第４図にＸ印で示した点の入力あるいは出力信
号波形を示す動作タイムチャート。 第６図は本発明第三実施例の要部ブロック構成図。 １．１’、２．２’、３・・・ムＤ変換器、５・・・ク
ロック発生回路、７〜９・・・記憶回路、１１−・・制
御回路、１３〜１５・・・Ｄム変換器、１６・・・合成
回路、１８・・−同期信号発生回路、１９・・・読出ク
ロック発生回路、２１−・入力セレクタ、ｎ・・・デー
タ分配器、訪・・・データセレクタ回路、２６・・・ア
ナログデータセレクタ回路。
Claims (2)
- （１） カラーテレビジョン信号から分離された１１
Ｉの輝度信号および２個の色情報信号を含む３チヤンネ
ルの信号をそれぞれディジタル信号に変換するムＤ変換
手段と、こ□ＡＤ蜜換手段の出力ディジタル信号を記憶
する記憶手段と、仁の記憶手段に記憶された前記ディジ
タル信号を出力に接続される装置の同期信号に同期して
読出す手段とを備えたカラーテレビジョン信号処理装置
において、前記ムＤｒ換手段が１個または２個であって
前記３チヤンネルの信号またはそのうちの２チヤンネル
の信号により時分割的に使用されるように構成されたこ
とを特徴とするカラーテレビジョン信号処理装置。 - （２） ｆｆ出す手段の後段に１個または２個のＤＡ
蒙換手段を備え、３チヤンネルの信号により時分割的に
動作するように構成されたことを特徴とする特許請求の
範囲館（１）項記載のカラーテレビジョン信号処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12256581A JPS5824286A (ja) | 1981-08-05 | 1981-08-05 | カラ−テレビジヨン信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12256581A JPS5824286A (ja) | 1981-08-05 | 1981-08-05 | カラ−テレビジヨン信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5824286A true JPS5824286A (ja) | 1983-02-14 |
Family
ID=14839032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12256581A Pending JPS5824286A (ja) | 1981-08-05 | 1981-08-05 | カラ−テレビジヨン信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824286A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010990A (ja) * | 1983-06-30 | 1985-01-21 | Sony Corp | ビデオ信号発生装置 |
| US4549201A (en) * | 1982-10-29 | 1985-10-22 | Victor Company Of Japan, Limited | Circuit arrangement for digitizing and storing color video signal |
| US5008740A (en) * | 1989-04-14 | 1991-04-16 | North American Philips Corp. | Apparatus and method for creating digitally remodulated video from digital components |
| US5053863A (en) * | 1988-08-10 | 1991-10-01 | Nec Corporation | Circuit for processing digital video signals |
-
1981
- 1981-08-05 JP JP12256581A patent/JPS5824286A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4549201A (en) * | 1982-10-29 | 1985-10-22 | Victor Company Of Japan, Limited | Circuit arrangement for digitizing and storing color video signal |
| JPS6010990A (ja) * | 1983-06-30 | 1985-01-21 | Sony Corp | ビデオ信号発生装置 |
| JPH0554315B2 (ja) * | 1983-06-30 | 1993-08-12 | Sony Corp | |
| US5053863A (en) * | 1988-08-10 | 1991-10-01 | Nec Corporation | Circuit for processing digital video signals |
| US5008740A (en) * | 1989-04-14 | 1991-04-16 | North American Philips Corp. | Apparatus and method for creating digitally remodulated video from digital components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646532B2 (ja) | 信号補間回路 | |
| US3832487A (en) | Method of converting image signals generated in a non-interlaced manner into image signals interlaced in accordance with a television standard | |
| EP0181189B1 (en) | Video signal processing system | |
| KR0185594B1 (ko) | 샘플링 레이트 변환 장치 | |
| JPS6326930B2 (ja) | ||
| US4063280A (en) | Chroma-signal processing system | |
| US4268851A (en) | Signal generator | |
| JPS5824286A (ja) | カラ−テレビジヨン信号処理装置 | |
| JPH0544880B2 (ja) | ||
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| US4974058A (en) | Color signal processing apparatus using a plurality of sample-and-hold circuits and a single switched A/D converter | |
| KR950030716A (ko) | 시간축 변환 방식 | |
| KR200210072Y1 (ko) | 비디오및 그래픽디코더의 기준클럭 제공장치 | |
| JP2569671B2 (ja) | デジタルビデオエンコーダ | |
| JPH0630324A (ja) | ワイド画面対応撮像装置 | |
| KR0149532B1 (ko) | 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법 | |
| JP2618859B2 (ja) | 時間軸多重装置 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| KR920000400B1 (ko) | 화상 기억 장치 | |
| US6052154A (en) | Image processing device with expander minimizing memory requirements for obtaining multiple sub window image data | |
| JP2581240B2 (ja) | 多重化装置 | |
| JPH0758946B2 (ja) | ディジタル信号処理回路 | |
| KR100196722B1 (ko) | 코드 분할 다중 접속 방식 이동 통신 기지국용디지탈컴바이너 | |
| JPH04170280A (ja) | ビデオメモリ装置 |