JPS5823672B2 - 磁気バブルドメイン装置システム - Google Patents
磁気バブルドメイン装置システムInfo
- Publication number
- JPS5823672B2 JPS5823672B2 JP53140941A JP14094178A JPS5823672B2 JP S5823672 B2 JPS5823672 B2 JP S5823672B2 JP 53140941 A JP53140941 A JP 53140941A JP 14094178 A JP14094178 A JP 14094178A JP S5823672 B2 JPS5823672 B2 JP S5823672B2
- Authority
- JP
- Japan
- Prior art keywords
- propagation path
- path means
- loop
- location
- magnetic bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
- G11C19/0883—Means for switching magnetic domains from one path into another path, i.e. transfer switches, swap gates or decoders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
- H03K17/84—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices the devices being thin-film devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
発明の背景
(1) 発明の分野
この発明は一般に、磁気バブル・ドメイン・メモリ・シ
ステムに向けられ、かつ特に、故障許容磁気バブル・ド
メイン・システムとともに用いるための改良されたスイ
ッチに向けられる。
ステムに向けられ、かつ特に、故障許容磁気バブル・ド
メイン・システムとともに用いるための改良されたスイ
ッチに向けられる。
(2)先行技術
磁気バブル・ドメイン装置は当該技術分野においてよく
認識されている。
認識されている。
磁気バブル・ドメイン装置の主たる用途の1つは情報記
憶分野にある。
憶分野にある。
設けられることができる記憶量は連続的に拡大されてい
る。
る。
この拡大された記憶能力は、ウェハ上の素子の数、材料
の形式、バブルの期間(大きさ)、素子などの関数とし
て確立される。
の形式、バブルの期間(大きさ)、素子などの関数とし
て確立される。
しかしながら、記憶がウェハまたはチップ上で増大され
るとき、産額の付随する問題もまた生じる。
るとき、産額の付随する問題もまた生じる。
すなわち、チップ上の素子を多くすれば、ループにおけ
る欠陥の機会も増える。
る欠陥の機会も増える。
したがって、チップのいわゆる「故障許容」能力が調べ
られる。
られる。
故障許容システムを提供するために、他のループまたは
経路部分とともに冗長な複数個の付加的なループまたは
伝播経路部分を付は加えるのが望。
経路部分とともに冗長な複数個の付加的なループまたは
伝播経路部分を付は加えるのが望。
ましいということがたびたび知られている。
「元の1部分のものに欠陥がある場合には、「冗長」経
路の1つが回路に含まれる。
路の1つが回路に含まれる。
これらの経路またはループは数個の方法のうちの1つで
回路へ含まれる。
回路へ含まれる。
たとえば、オン−チップ(on −chip)変更また
は修正がなされることができる。
は修正がなされることができる。
このオン−テップ修正はチップをエツチングまたはスク
ライプすることによってなされ、それによって伝播経路
の一部分が除去され、それによってその部分は全体の記
憶構成には含まれない。
ライプすることによってなされ、それによって伝播経路
の一部分が除去され、それによってその部分は全体の記
憶構成には含まれない。
その修正はまぶた、当該技術分野において知られている
ように、アクティブ−スイッチが用いられるとき導体ル
ープへ変更することによって行なわれることができる。
ように、アクティブ−スイッチが用いられるとき導体ル
ープへ変更することによって行なわれることができる。
逆に、この修正は、情報を欠陥ループ(もしもオン−チ
ップ修正が用いられなかったなすも)Σへ切換えるのを
回避しかつこれらの変化を記憶するのを回避することが
できる洗練された駆動エレクトロニクス手段によってオ
フ−チップ(off −chip ) 態様で行なわ
れることができる。
ップ修正が用いられなかったなすも)Σへ切換えるのを
回避しかつこれらの変化を記憶するのを回避することが
できる洗練された駆動エレクトロニクス手段によってオ
フ−チップ(off −chip ) 態様で行なわ
れることができる。
公知の修正方法に伴なう問題は容易に明らかで。
ある。
上述のオフ−チップ手順では、エレクトロニクスは極め
て洗練されかつ複雑である。
て洗練されかつ複雑である。
さらに、スループット−データ速さが、意義深いことに
は、減少されることができ、かつシステムは効率的に減
少される。
は、減少されることができ、かつシステムは効率的に減
少される。
さらに、外部不揮発性メモリが通常。要求される。
オン−チップ修正に関して、伝播経路自体の修正がたび
たび単調で退屈でありかつむつかしい。
たび単調で退屈でありかつむつかしい。
導体ループに対するオン−チップ修正もまた単調で退屈
であり困難である。
であり困難である。
さらに、何の情報も情。報の流れから欠陥ループへ転送
されな(ても、欠陥ループに発生されるにせの信号また
はバブルが、情報の流れへ転送されるのを防止するのに
導体修正は効果的でないということがたびたび見い出さ
れている。
されな(ても、欠陥ループに発生されるにせの信号また
はバブルが、情報の流れへ転送されるのを防止するのに
導体修正は効果的でないということがたびたび見い出さ
れている。
どの技術にお(・でも典型的なように、改良された動作
が絶えず求められている。
が絶えず求められている。
複雑さの少ない制御システムまたは故障許容システムが
望まれる。
望まれる。
スループット・デ・−夕速さおよびこれらの素子のエラ
ーのない動作を改良するための方法および装置もまた望
まれる。
ーのない動作を改良するための方法および装置もまた望
まれる。
先行技術ステートメント
出願人が知っている最も適切な先行技術を以下に掲示す
る。
る。
アーチャー(Archer )他のアメリカ合衆国特許
第3990058号の「冗長性を有する多重ループ・シ
フト・レジススタ(Multiple LoopSh
ift Register having Redun
dancy ) Jはオン−チップ修正方法を説明して
おり、第2の経路の一部が本質的に退化されている。
第3990058号の「冗長性を有する多重ループ・シ
フト・レジススタ(Multiple LoopSh
ift Register having Redun
dancy ) Jはオン−チップ修正方法を説明して
おり、第2の経路の一部が本質的に退化されている。
1976年5月21日に出願されたアメリカ合衆国特許
出願連続番号第688651号の[データ処理スイッチ
(Data Processing 5w1tch
) Jは、磁気バブル・ドメイン・メモリ・チップのデ
ータ処理のためのダブル・スイッチ設計に向けられてい
る。
出願連続番号第688651号の[データ処理スイッチ
(Data Processing 5w1tch
) Jは、磁気バブル・ドメイン・メモリ・チップのデ
ータ処理のためのダブル・スイッチ設計に向けられてい
る。
発明の概要
この発明は、故障許容磁気バブル・ドメイン・システム
がより大きな効率で作られることができるスイッチに向
けられている。
がより大きな効率で作られることができるスイッチに向
けられている。
ある状態では、このスイッチは2個の別々のバブル経路
の部分に能動的に相互接続されかつそれらの経路を別々
に維持する。
の部分に能動的に相互接続されかつそれらの経路を別々
に維持する。
他の状態では、スイッチはその2個の経路の部分を1個
の、直列接続された伝播経路へ能動的に相互接続する。
の、直列接続された伝播経路へ能動的に相互接続する。
°この第2の状態では、1個の経路を介して伝播する。
第1の状態では、情報は、別々の経路間で磁気バブル・
ドメイン(情報)の何の相互作用(たとえば転送または
交換)なしで別々に別の経路を介して伝播する。
ドメイン(情報)の何の相互作用(たとえば転送または
交換)なしで別々に別の経路を介して伝播する。
好ましい実施例の説明
今、第1図を参照して、この発明のスイッチの詳細な図
が示される。
が示される。
非交換スイッチと名付けられることができるスイッチが
、磁気バブル・ドメイン・システムとともに用いられる
。
、磁気バブル・ドメイン・システムとともに用いられる
。
システムは、場所Aから場所Cへ延びる第1の伝播経路
20を含む。
20を含む。
第2の伝播経路21は場所りから場所Bへ延びる。
他の伝播経路14は経路21に隣接する所から、経路1
4および20が結合される併合部12へ延びる。
4および20が結合される併合部12へ延びる。
同様に、経路15は、隣接経路20から経路15および
21が結合される併合部13へ延びる。
21が結合される併合部13へ延びる。
これらの伝播経路は実際に公知の態様で設けられること
ができる。
ができる。
たとえば、シェブロン、非対称シェブロン、T−バー、
ギャップレス装置などが経路エレメントを形成するため
に用いられることができる。
ギャップレス装置などが経路エレメントを形成するため
に用いられることができる。
矢印22および23は、それぞれに、ドル記号($)ス
イッチなどのような転送装置(これに限られることはな
い)を表わし、これらの転送装置は経路20から経路1
5へ(矢印22)または経路21から経路14(矢印2
3)へ選択的に情報(すなわち、磁気バブルドメイン)
を転送する。
イッチなどのような転送装置(これに限られることはな
い)を表わし、これらの転送装置は経路20から経路1
5へ(矢印22)または経路21から経路14(矢印2
3)へ選択的に情報(すなわち、磁気バブルドメイン)
を転送する。
導体が転送装置22および23の動作を制御するために
設けられる。
設けられる。
この導体は、基本的な導体の部分であると考えられるこ
とができる導体部分10および11を含む。
とができる導体部分10および11を含む。
修正ループC1が、導体10および110間に接続され
てそれらの間に1個の導通経路を与える。
てそれらの間に1個の導通経路を与える。
さらに、それ以上に複雑なループC8が電気的に並列に
修正ループC1に接続される。
修正ループC1に接続される。
複雑なループC8は、転送エレメント22に隣接して設
けられる転送ループT1と転送エレメント23に隣接し
て設けられる転送ループT2とを含む。
けられる転送ループT1と転送エレメント23に隣接し
て設けられる転送ループT2とを含む。
転送エレメント22、転送ループT1および経路20お
よび15の隣接部分の組合わせが集合的にスイッチS1
を説明する。
よび15の隣接部分の組合わせが集合的にスイッチS1
を説明する。
同様に、転送エレメント23、転送ループT2および経
路21および14の隣接部分が集合的にスイッチS2を
形成する。
路21および14の隣接部分が集合的にスイッチS2を
形成する。
転送スイッチS1およびS2の各々は一方方向の転送ス
イッチからなる。
イッチからなる。
ともにスイッチは交換スイッチ対として機能する。
この発明では、ダブル・スイッチ構成によって、経路P
1およびLlが、スイッチが付勢されないときに直列に
接続される。
1およびLlが、スイッチが付勢されないときに直列に
接続される。
逆に、経路P1およびLlは、スイッチS1およびS2
がともに付勢されるとき互いに分離される。
がともに付勢されるとき互いに分離される。
これらのスイッチは電流レベル■で作動するように構成
される。
される。
すなわち、電流Iが転送ループT1およびT2を通過す
るとき、十分な磁界が発生され、それによって81およ
びS2が付勢される。
るとき、十分な磁界が発生され、それによって81およ
びS2が付勢される。
しかしながら、第1図に示されるように、修正ループC
1が接続され、導体10に印加された電流■が導体ルー
プC1およびC8を介して分割され、かつIよりも小さ
い電流がループC8へ印加される。
1が接続され、導体10に印加された電流■が導体ルー
プC1およびC8を介して分割され、かつIよりも小さ
い電流がループC8へ印加される。
修正ループC1がもとのままの状態で、スイッチS1お
よびS2は、導体10の電流がl2=kl(ここで、k
は導体ループCSおよびC1間の抵抗値の比である)ま
で高められた場合にのみ駆動されることができる。
よびS2は、導体10の電流がl2=kl(ここで、k
は導体ループCSおよびC1間の抵抗値の比である)ま
で高められた場合にのみ駆動されることができる。
kの値は、回路の所望の感度に基づいて、1より大きな
任意の値になるように設計されることができる。
任意の値になるように設計されることができる。
電流I2は後述するようにテストの間に役に立つ。
修正が要求される場合は、これもまた後述するように、
修正ループC1が、エツチング、レーザ・スクライブな
どの任意の方法によって除去されることができる。
修正ループC1が、エツチング、レーザ・スクライブな
どの任意の方法によって除去されることができる。
ループC1の任意の部分が除去されそれによってループ
C1が点線30によって示されるように断続的である限
り、ループC1の電気的短絡回路効果が除去されかつ電
流Iが導体10を介してループC8へかつ従ってそれぞ
れに転送スイッチS1およびS2へ供給される。
C1が点線30によって示されるように断続的である限
り、ループC1の電気的短絡回路効果が除去されかつ電
流Iが導体10を介してループC8へかつ従ってそれぞ
れに転送スイッチS1およびS2へ供給される。
電流Iは、転送スイッチS1およびS2を能動的(ルー
プC1がこわされるとき)にさせるのに十分であるよう
に限定されるので、Aから経路P1に沿って伝播するバ
ブルは、経路20から転送エレメント22を介して経路
15へ転送されかつ従って併合部13を介して経路21
へ転送される。
プC1がこわされるとき)にさせるのに十分であるよう
に限定されるので、Aから経路P1に沿って伝播するバ
ブルは、経路20から転送エレメント22を介して経路
15へ転送されかつ従って併合部13を介して経路21
へ転送される。
逆に、経路21に沿って伝播するバブルは転送エレメン
ト23を介して経路14へ転送されかつ従って併合部1
2を介して経路20へ転送される。
ト23を介して経路14へ転送されかつ従って併合部1
2を介して経路20へ転送される。
これらの転送は導体10の電流Iに応答して生じる。
このように、ループL1および経路P1は全体的に別々
である。
である。
したがって、情報は場所Aから場所Bへ伝播しかつ場所
りから場所Cへ伝播する。
りから場所Cへ伝播する。
逆に、修正ループC1が変更されなければ(すなわち、
ループL1に何の欠陥も示されなければ)、導体10の
電流■はループC1およびC8間で分割される。
ループL1に何の欠陥も示されなければ)、導体10の
電流■はループC1およびC8間で分割される。
転送ループT1およびT2を介して結果的に生じた電流
(くI)はスイッチS1およびS2を能動的にさせるの
には不十分である。
(くI)はスイッチS1およびS2を能動的にさせるの
には不十分である。
したがって経路P1(または経路20)に沿って伝播す
る情報は場所Aから場所Cへ伝播する。
る情報は場所Aから場所Cへ伝播する。
さらに、場所りから伝播する情報は経路21に沿って場
所Bへ伝播する。
所Bへ伝播する。
したがって、経路P1およびループL1が直列に接続さ
れる。
れる。
今、第2図を参照して、この発明をメモリシステムに対
する構成が示される。
する構成が示される。
このシステムでは、複数個のループLl、L2.・・・
・・・・・・LP、LP+1、・・・・−・・・・LN
が設けられる。
・・・・・・LP、LP+1、・・・・−・・・・LN
が設けられる。
これらのループの各々は第1図に説明した形式のスイッ
チを含む。
チを含む。
主たる伝播経路P1が規定される。
信号源50が導体10に沿って電流信号■を与える。
消滅器A、発生器Gおよび検出器りが示される。
これらのエレメントは典型的なものであり、システムに
おけるその相互作用もまた典型的であり周知である。
おけるその相互作用もまた典型的であり周知である。
第2図に示されるシステムが何の欠点もなく構成される
場合には、発生器Gによって発生されるバブルは伝播経
路P1を通過し、かつそれから、ループLl、L2など
を通過しループLNへ至り、大規模直列メモリが設けら
れる。
場合には、発生器Gによって発生されるバブルは伝播経
路P1を通過し、かつそれから、ループLl、L2など
を通過しループLNへ至り、大規模直列メモリが設けら
れる。
他方、欠陥がループL1ないしLNの任意の1個または
それ以上のループに作られれば、その欠陥ループが適当
な修正ループCI、C2・・・・・・・−CNを除去す
るサンプル手段を介してシステムから除去される。
それ以上のループに作られれば、その欠陥ループが適当
な修正ループCI、C2・・・・・・・−CNを除去す
るサンプル手段を介してシステムから除去される。
上述したように、修正ループCI(ないしCN)が除去
されなければ、導体10の電流■が分割され、それによ
ってスイッチS1および82(第1図参照)が能動的で
はなくかつ記憶ループがシステムに含まれる。
されなければ、導体10の電流■が分割され、それによ
ってスイッチS1および82(第1図参照)が能動的で
はなくかつ記憶ループがシステムに含まれる。
修正ループC1(ないしCN)が除去されれば、関連の
スイッチS1およびS2が能動的でありかつ関連の記憶
ループが回路から除去される。
スイッチS1およびS2が能動的でありかつ関連の記憶
ループが回路から除去される。
Ll、L2などのような欠陥マイカ・ループのためのテ
ストが、電流I2をシステムへ印加することによって行
なわれることができ、適当な情報がそれを介して伝播さ
れる。
ストが、電流I2をシステムへ印加することによって行
なわれることができ、適当な情報がそれを介して伝播さ
れる。
テスト手順は典型的な他のテスト構成のものである。
このように、故障許容能力を備えた改良メモリシステム
が示されかつ説明された。
が示されかつ説明された。
全体のデータ速さは、たとえ欠点ループが除去されても
チップ上に維持される。
チップ上に維持される。
すなわち、デッド・スペースが情報流れに基づき加えら
れない。
れない。
マイカ・ループの物理的な場所はデータ構造またはデー
タ・スルーグツトを生じずかつ、それゆえに、チップ設
計のレイアウトに、より融通性をもたらす。
タ・スルーグツトを生じずかつ、それゆえに、チップ設
計のレイアウトに、より融通性をもたらす。
さらに、マイカ・ループがスイッチによって全てアクセ
スされても、スイッチのほとんどは短絡回路にされ、か
つ欠陥ループまたは冗長ループに対応するそれらのスイ
ッチのみが能動的である。
スされても、スイッチのほとんどは短絡回路にされ、か
つ欠陥ループまたは冗長ループに対応するそれらのスイ
ッチのみが能動的である。
それゆえに、この構成におけるドライバ条件は、先行技
術のメイジャ/マイナ・ループ・チップ機構における場
合と同じほど臨界的ではない。
術のメイジャ/マイナ・ループ・チップ機構における場
合と同じほど臨界的ではない。
さらに、転送スイッチラインは、好ましくは、タイミン
グ制御が比較的簡単な態様で維持される面内回転磁界に
同期しテハルス化される。
グ制御が比較的簡単な態様で維持される面内回転磁界に
同期しテハルス化される。
この発明によって提供された大規模メモリシステムが非
常に望ましい。
常に望ましい。
当業者は図示されかつ説明された特定の詳細な説明に対
する修正を思いつこう。
する修正を思いつこう。
しかしながら、この説明の範囲内にあるどのような修正
もここに含まれるものと意図される。
もここに含まれるものと意図される。
すなわち、この説明は例示のみであり限定のためでない
ということが意図されている。
ということが意図されている。
本願の範囲は前掲の特許請求の範囲によってのみ限定さ
れるものである。
れるものである。
第1図は、別々の磁気バブルドメイン伝播経路に関連す
る導体構成を特に含むスイッチの図解図である。 第2図はこの発明を用いた磁気バブルドメイン直列メモ
リシステムの概略図である。 図において、14,15,20,21は伝播経路、12
および13は併合部、10および11は導体、C1およ
びCSはループ、22および23は転送エレメントを示
す。
る導体構成を特に含むスイッチの図解図である。 第2図はこの発明を用いた磁気バブルドメイン直列メモ
リシステムの概略図である。 図において、14,15,20,21は伝播経路、12
および13は併合部、10および11は導体、C1およ
びCSはループ、22および23は転送エレメントを示
す。
Claims (1)
- 【特許請求の範囲】 1 磁気バブルドメインのための第1の伝播経路手段、 前記第1の伝播経路手段の第1の場所に結合されかつ前
記第1の伝播経路手段の第2の場所に隣接して設けられ
る第2の伝播経路手段、 前記第1の伝播経路手段の第3の場所に結合されかつ前
記第1の伝播経路手段の第4の場所に隣接して設けられ
る第3の伝播経路手段、および閉ループを含む導体手段
を備え、 前記閉ループの第1の部分は前記第2の伝播経路手段お
よび前記第1の伝播経路手段の前記第2の場所に関連し
、 前記閉ループの第2の部分は前記第3の伝播経路手段お
よび前記第1の伝播経路手段の前記第4の場所に関連し
、かつ 前記閉ループの第3の部分は前記伝播経路手段の全てか
ら離隔される、磁気バブルドメイン装置システム。 2 前記第1の伝播経路手段の前記第1および第3の場
所は併合装置を含む、特許請求の範囲第1項記載のシス
テム。 3 前記第1の伝播経路手段の前記第2および第4の場
所は転送スイッチ装置を含む、特許請求の範囲第1項記
載のシステム。 4 前記閉ループの前記第3の部分は選択的に除去され
てシステムの動作を変更させる、特許請求の範囲第1項
記載のシステム。 5 前記第2および第3の伝播経路手段は、前記閉ルー
プの前記第3の部分がそこなわれないとき、磁気バブル
を伝播するのに役に立たず、かつ前記第2および第3の
伝播経路手段は、前記閉ループの前記第3の部分が除去
されるときそれに沿って磁気バブルを伝播させる、特許
請求の範囲第4項記載のシステム。 6 前記第1の伝播経路手段は磁気バブルドメインのた
めの引延ばされた経路を含み、 前記第2および第3の伝播経路手段の各々は前記第1の
伝播経路手段の部分を短絡させ、それによって前記第1
の伝播経路手段の欠陥が回避されることができる。 特許請求の範囲第1項記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/856,718 US4139906A (en) | 1977-12-01 | 1977-12-01 | Switch for fault tolerant bubble domain memory systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5480040A JPS5480040A (en) | 1979-06-26 |
JPS5823672B2 true JPS5823672B2 (ja) | 1983-05-17 |
Family
ID=25324338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53140941A Expired JPS5823672B2 (ja) | 1977-12-01 | 1978-11-15 | 磁気バブルドメイン装置システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US4139906A (ja) |
JP (1) | JPS5823672B2 (ja) |
DE (1) | DE2852133A1 (ja) |
GB (1) | GB2009542B (ja) |
IT (1) | IT1192663B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4346455A (en) * | 1978-03-15 | 1982-08-24 | Rockwell International Corporation | Crossover junction for magnetic bubble domain circuits |
US4233670A (en) * | 1978-12-11 | 1980-11-11 | National Semiconductor Corporation | Fault transparent magnetic bubble memory |
US4333162A (en) * | 1980-08-04 | 1982-06-01 | National Semiconductor Corporation | Bubble memory with conductor programmable transparent error map |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4075709A (en) * | 1976-05-24 | 1978-02-21 | Rockwell International Corporation | Large capacity bubble domain memory with redundancy |
-
1977
- 1977-12-01 US US05/856,718 patent/US4139906A/en not_active Expired - Lifetime
-
1978
- 1978-11-15 JP JP53140941A patent/JPS5823672B2/ja not_active Expired
- 1978-11-20 GB GB7845245A patent/GB2009542B/en not_active Expired
- 1978-12-01 DE DE19782852133 patent/DE2852133A1/de not_active Withdrawn
- 1978-12-01 IT IT52162/78A patent/IT1192663B/it active
Also Published As
Publication number | Publication date |
---|---|
DE2852133A1 (de) | 1979-06-07 |
GB2009542A (en) | 1979-06-13 |
IT7852162A0 (it) | 1978-12-01 |
US4139906A (en) | 1979-02-13 |
GB2009542B (en) | 1982-04-28 |
JPS5480040A (en) | 1979-06-26 |
IT1192663B (it) | 1988-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0369138A (ja) | 線形配列ウェーハ規模集積回路アーキテクチャ | |
JP3565863B2 (ja) | Jtagの高インピーダンス試験モード | |
JPH06150687A (ja) | 欠陥を迂回する方法及びその回路 | |
JP2002313860A (ja) | 半導体装置 | |
EP0280848A2 (en) | On-chip on-line ac and dc clock tree error detection system | |
EP0023413B1 (en) | Single chip microprocessor having means for selectively outputting instruction decoder control signals | |
JPS5823672B2 (ja) | 磁気バブルドメイン装置システム | |
US3990058A (en) | Multiple loop shift register having redundancy | |
KR960032501A (ko) | 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로 | |
EP0414014B1 (en) | Semiconductor device and method of testing the same | |
JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
US4333162A (en) | Bubble memory with conductor programmable transparent error map | |
US4096580A (en) | Multiple redundancy loop bubble domain memory | |
JPH1145600A (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
US8914691B2 (en) | Methods and systems for performing scan testing to identify logic device defects | |
US4202043A (en) | Bubble memory defect tolerant logic control circuit | |
US7546570B2 (en) | Communications bus for a parallel processing system | |
JP4220141B2 (ja) | マルチチップモジュール | |
Tamir | Fault tolerance for VLSI multicomputers | |
JPH1010193A (ja) | 半導体装置およびそれを用いた半導体装置実装体 | |
US4225944A (en) | Bubble memory chip organization-folded loop type | |
JPS61188800A (ja) | 半導体装置 | |
Blatt | Soft configurable wafer scale integration: design, implementation and yield analysis | |
JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
JPH01242294A (ja) | 半導体記憶装置 |