JPS58225659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58225659A JPS58225659A JP11030582A JP11030582A JPS58225659A JP S58225659 A JPS58225659 A JP S58225659A JP 11030582 A JP11030582 A JP 11030582A JP 11030582 A JP11030582 A JP 11030582A JP S58225659 A JPS58225659 A JP S58225659A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor element
- substrate
- main surface
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、基板に形成された接続パターンに電極が電
気的、機械的に接続された半導体素子を有する半導体装
置の改良に関するものである。
気的、機械的に接続された半導体素子を有する半導体装
置の改良に関するものである。
近年、電算機等の電子機器の高密度実装の要求が高まる
につれ、個別ＩＣやＬＳＩを装置に実装する方法にかわ
って、セラミックやエポキシ樹脂等の基板に複数個のＩ
Ｃ，ＬＳＩ素子を塔載してなるモジュール化した半導体
装置を用いる方法が広く用いられて来ている。
につれ、個別ＩＣやＬＳＩを装置に実装する方法にかわ
って、セラミックやエポキシ樹脂等の基板に複数個のＩ
Ｃ，ＬＳＩ素子を塔載してなるモジュール化した半導体
装置を用いる方法が広く用いられて来ている。
この様に複数個のＬＳＩ素子が塔載されたモジュール（
以降マルチチップモジュール、ＭＣＭと称する）を用い
ると、ＭＣＭに複数のＬＳＩ素子を塔載して相互配線を
行うため素子間の信号伝搬時間が短かく、又個別ＩＣ，
ＬＳＩを使用するより狭いスペースに実装できるため、
実装密度が上る等の効果を有するものである。
以降マルチチップモジュール、ＭＣＭと称する）を用い
ると、ＭＣＭに複数のＬＳＩ素子を塔載して相互配線を
行うため素子間の信号伝搬時間が短かく、又個別ＩＣ，
ＬＳＩを使用するより狭いスペースに実装できるため、
実装密度が上る等の効果を有するものである。
第１図は従来のＭ ＣＭを示した断面図であり、図中（
すは−主面（１ａ）に電極を有したＩＣ又はＬＳＩの半
導体素子、（２）はセラミック等で形成された基板で、
その表面には導電性の接続パターン（図示せず）と、そ
の内部には各半導体素子（１）間の相互配線及び外部ピ
ン（３）への配線（図示せず）が形成され、表面周辺に
封止用メタライズ（図示せず）が設けられているもので
ある。（４）は上記半導体素子（１）の−主面（１ａ）
に形成された電極に設けられた半田突起電極で、上記基
板（２）の表面に形成された接続パターンに接続され、
上記半導体素子（１）と基板（２）とを電気的９機械的
に接続するものである。
すは−主面（１ａ）に電極を有したＩＣ又はＬＳＩの半
導体素子、（２）はセラミック等で形成された基板で、
その表面には導電性の接続パターン（図示せず）と、そ
の内部には各半導体素子（１）間の相互配線及び外部ピ
ン（３）への配線（図示せず）が形成され、表面周辺に
封止用メタライズ（図示せず）が設けられているもので
ある。（４）は上記半導体素子（１）の−主面（１ａ）
に形成された電極に設けられた半田突起電極で、上記基
板（２）の表面に形成された接続パターンに接続され、
上記半導体素子（１）と基板（２）とを電気的９機械的
に接続するものである。
（６）は上記基板（２）の周辺に設けられた封止用メタ
ライズに半田等の接着材（５）で固着され、内部を気密
封止するキャップで、上記半導体素子（１）及び基板（
２）の素子固着面の汚染、破損、腐蝕を防止するもので
ある。
ライズに半田等の接着材（５）で固着され、内部を気密
封止するキャップで、上記半導体素子（１）及び基板（
２）の素子固着面の汚染、破損、腐蝕を防止するもので
ある。
ところがこの様に構成されたＭＣＭを用いることによっ
て半導体装置としての実装密度が高くなる反面、単位面
積当りの発熱量が高くなり、ＭＣＭからの放熱の問題を
解決する必要が生じて来た。
て半導体装置としての実装密度が高くなる反面、単位面
積当りの発熱量が高くなり、ＭＣＭからの放熱の問題を
解決する必要が生じて来た。
特に、上記したように半田突起電極（４）で基板（２）
に接続された半導体素子（１）からの発熱対策は極めて
重要な課題である。
に接続された半導体素子（１）からの発熱対策は極めて
重要な課題である。
このＭＣＭの放熱の課題解決のためには様々な方法が考
えられるが、最も一般的に考えられているものとして第
２図に示すようなものがある。このものは第１図のもの
に比して、半導体素子（１）の他主面（１ａ）とキャッ
プ（６）との間に伝熱性の良い材料例えばＳｍ、Ｉｎ１
等の軟金属や合金、スポンジ状の金属、伝熱性樹脂、伝
熱グリース等の伝熱体（８）を密着させて半導体素子（
１）の他主面からキャップへの伝熱係数を高めるととも
に、キャップ（６）の外表面に放熱効果を高めるための
フィン（７）を形成した １ものであり、第１図に
示したものに比べて著るしい放熱効果が期待できるもの
である。
えられるが、最も一般的に考えられているものとして第
２図に示すようなものがある。このものは第１図のもの
に比して、半導体素子（１）の他主面（１ａ）とキャッ
プ（６）との間に伝熱性の良い材料例えばＳｍ、Ｉｎ１
等の軟金属や合金、スポンジ状の金属、伝熱性樹脂、伝
熱グリース等の伝熱体（８）を密着させて半導体素子（
１）の他主面からキャップへの伝熱係数を高めるととも
に、キャップ（６）の外表面に放熱効果を高めるための
フィン（７）を形成した １ものであり、第１図に
示したものに比べて著るしい放熱効果が期待できるもの
である。
しかるに、この様に構成されたものにおいて、ＭＣＭの
動作、停止の際にキャップ（６）および基板（２）の温
度が変化するため、キャップ（６）と基板（２）との温
度差により、キャップ（６）と基板（２）の熱膨張係数
の違いに基づく熱歪が生じるものである。したがって、
この歪のためキャップ（６）と基板（２）の相対的ずれ
が生じ、ひいては、キャップ（６）と半導体素子（１）
が熱抵抗の高い金属等の伝熱体（８）により固着されて
いると、半導体素子（１）を基板（２）に固着している
半田突起電極（４）に剪断応力が鋤らき、半田突起電極
（４）の疲労破壊をきたし、その結果ＭＣＭの信頼性の
低下をきたすことになるものである。
動作、停止の際にキャップ（６）および基板（２）の温
度が変化するため、キャップ（６）と基板（２）との温
度差により、キャップ（６）と基板（２）の熱膨張係数
の違いに基づく熱歪が生じるものである。したがって、
この歪のためキャップ（６）と基板（２）の相対的ずれ
が生じ、ひいては、キャップ（６）と半導体素子（１）
が熱抵抗の高い金属等の伝熱体（８）により固着されて
いると、半導体素子（１）を基板（２）に固着している
半田突起電極（４）に剪断応力が鋤らき、半田突起電極
（４）の疲労破壊をきたし、その結果ＭＣＭの信頼性の
低下をきたすことになるものである。
一方、伝熱体（８）を金属ではなく、伝熱グリースやス
ポンジ状金属を用いると、上記歪は該伝熱体（８）の変
形により吸収され、突起電極（４）の疲労破壊は抑制で
きるが、伝熱体（８）自体の熱抵抗は金属等と比べ著る
しく低いため放熱効果に支障をきたすことになるもので
ある。
ポンジ状金属を用いると、上記歪は該伝熱体（８）の変
形により吸収され、突起電極（４）の疲労破壊は抑制で
きるが、伝熱体（８）自体の熱抵抗は金属等と比べ著る
しく低いため放熱効果に支障をきたすことになるもので
ある。
この発明は上記した点に鑑みてなされたものであす、基
板に電気的９機械的に半導体素子が接続され、この半導
体素子を外気からしゃ断するキャップを設けたものにお
いて、キャップを半導体素子の他主面に接するように配
設し、基板に固着されるハウジングフレームとキャップ
の半導体素子他主面対向部との間に介在し、キャップと
半導体素子他主面とを密着させる押圧力を与える弾性体
を設けて、放熱効果の向上及び信頼性の向上を図ること
を目的とするものである。
板に電気的９機械的に半導体素子が接続され、この半導
体素子を外気からしゃ断するキャップを設けたものにお
いて、キャップを半導体素子の他主面に接するように配
設し、基板に固着されるハウジングフレームとキャップ
の半導体素子他主面対向部との間に介在し、キャップと
半導体素子他主面とを密着させる押圧力を与える弾性体
を設けて、放熱効果の向上及び信頼性の向上を図ること
を目的とするものである。
以下にこの発明の一実施例を第８図に基づいて説明する
と、（９）は基板（２）の全周にわたって形成された封
止用メタライズに半田（５）を用いて固着されたフラン
ジで、コンバール等をプレス加工して形成されたもので
ある。αｐはこのフランジに端部全周が半田０１あるい
は溶接にて固着され、半導体素子（１）を外部から気密
封止する銅（Ｃｕ ）あるいは表面処理されたアルミニ
ウム（Ａｌ ’）等の金属箔からなり、適度の弾塑性を
有するキャップで、半導体素子（１）の他主面（１ｂ）
に接するように配設され、弱く加圧されることによって
変形し、半導体素子（１）の他主面（ｉｂ）に密接しう
るものである。なお、キャツブＱηの弾、塑性が不充分
で半導体素子（１）の他主面（１υに密接しない時はキ
ャップθ１）の半導体素子（１）の他主面Ｑｘｂ）に対
応する位置の周辺にひだ（図示せず）を形成し、弱い加
圧によりキャップα◇が半導体素子（１）の他生Ｊ（ｌ
ｂ）に密着する様に加工すると良い。
と、（９）は基板（２）の全周にわたって形成された封
止用メタライズに半田（５）を用いて固着されたフラン
ジで、コンバール等をプレス加工して形成されたもので
ある。αｐはこのフランジに端部全周が半田０１あるい
は溶接にて固着され、半導体素子（１）を外部から気密
封止する銅（Ｃｕ ）あるいは表面処理されたアルミニ
ウム（Ａｌ ’）等の金属箔からなり、適度の弾塑性を
有するキャップで、半導体素子（１）の他主面（１ｂ）
に接するように配設され、弱く加圧されることによって
変形し、半導体素子（１）の他主面（ｉｂ）に密接しう
るものである。なお、キャツブＱηの弾、塑性が不充分
で半導体素子（１）の他主面（１υに密接しない時はキ
ャップθ１）の半導体素子（１）の他主面Ｑｘｂ）に対
応する位置の周辺にひだ（図示せず）を形成し、弱い加
圧によりキャップα◇が半導体素子（１）の他生Ｊ（ｌ
ｂ）に密着する様に加工すると良い。
Ｈは各半導体素子（１）の他主面（１ｂ）に対応したキ
ャップ０◇上に配置された、ピンフィン（１２ｂ） ラ
フインブロック（１２ａ）に林立してなる放熱体で、フ
ィンブロック（Ｘ＊ａ）はキャップ０４．ｌに半田等の
伝熱性の良い接着剤α→で熱的に接着されている。０罎
は両端がそれぞれフランジ（９）に固着され、上記放熱
体＠を囲うように配設されたハウジングフレームで、一
方向からの通風が良好な様に風の通る方向側はくり抜い
である。０旧よこのハウジングフレームと放熱体（２）
のフィンブロック（ｔ２ａ）との間に介在され、フィン
ブロック（１２ａ）に押圧力を与え、キャップ（１１）
と半導体素子（１）他主面（１ｂ）とを密着させる線ば
ねからなる弾性体で、各フィンブロック（１２ａ）の４
隅を独立に押えるものである。
ャップ０◇上に配置された、ピンフィン（１２ｂ） ラ
フインブロック（１２ａ）に林立してなる放熱体で、フ
ィンブロック（Ｘ＊ａ）はキャップ０４．ｌに半田等の
伝熱性の良い接着剤α→で熱的に接着されている。０罎
は両端がそれぞれフランジ（９）に固着され、上記放熱
体＠を囲うように配設されたハウジングフレームで、一
方向からの通風が良好な様に風の通る方向側はくり抜い
である。０旧よこのハウジングフレームと放熱体（２）
のフィンブロック（ｔ２ａ）との間に介在され、フィン
ブロック（１２ａ）に押圧力を与え、キャップ（１１）
と半導体素子（１）他主面（１ｂ）とを密着させる線ば
ねからなる弾性体で、各フィンブロック（１２ａ）の４
隅を独立に押えるものである。
この様に構成された半導体装置において、半導体素子（
１）の雰囲気はキャップ０■にて気密封止されているの
で良好な雰囲気が保持され、かつ、弾性体Ｑ０が、個別
の放熱体ａカを押え、その弾性体Ｏ場のばね定数と変形
量を自由に制御できるため、半導体素子（１）他主面（
１ｂ）とフィンブロック（２）間の良好な接触が得られ
るとともに弾性体がフィンブロック（ｔ２ａ）の４隅を
独立に押えているので、例え半導体素子（１）が基板（
２〉に傾いて取り付けられていても、フィンブロック（
１２ａ）を半導体素子（１）の他主面（１ｂ）に密接さ
せることができ、半導体素子（１）で発生した熱はキャ
ップ（１す、伝熱洗の良い接着剤０゜フィンブロック（
１２ａ）＊およびピンフィン（１２ｂ）に ′有
効に伝達され、外部へ放熱されるものである。
１）の雰囲気はキャップ０■にて気密封止されているの
で良好な雰囲気が保持され、かつ、弾性体Ｑ０が、個別
の放熱体ａカを押え、その弾性体Ｏ場のばね定数と変形
量を自由に制御できるため、半導体素子（１）他主面（
１ｂ）とフィンブロック（２）間の良好な接触が得られ
るとともに弾性体がフィンブロック（ｔ２ａ）の４隅を
独立に押えているので、例え半導体素子（１）が基板（
２〉に傾いて取り付けられていても、フィンブロック（
１２ａ）を半導体素子（１）の他主面（１ｂ）に密接さ
せることができ、半導体素子（１）で発生した熱はキャ
ップ（１す、伝熱洗の良い接着剤０゜フィンブロック（
１２ａ）＊およびピンフィン（１２ｂ）に ′有
効に伝達され、外部へ放熱されるものである。
しかもキャップ０υと基板（２）との熱膨張係数の違い
による熱歪は、キャップ０りと半導体素子（１）他主面
（１ｂ）とが固着されていないためのすべり、幇よびキ
ャップ０が弾塑性材であるための変形により、吸収され
、半導体素子（１）と基板（２）とを固着している突起
電極（４）への剪断応力を抑制でき、信頼性を向上させ
ることができるものである。さらに、ハウジングフレー
ムＱ、）と基板（２）との熱膨張係数の違いによる熱歪
も同様に放熱体＠およびキャップ（ｌηと半導体素子（
１）とのすべりによって突起電極への剪断応力を抑制で
きるものである。
による熱歪は、キャップ０りと半導体素子（１）他主面
（１ｂ）とが固着されていないためのすべり、幇よびキ
ャップ０が弾塑性材であるための変形により、吸収され
、半導体素子（１）と基板（２）とを固着している突起
電極（４）への剪断応力を抑制でき、信頼性を向上させ
ることができるものである。さらに、ハウジングフレー
ムＱ、）と基板（２）との熱膨張係数の違いによる熱歪
も同様に放熱体＠およびキャップ（ｌηと半導体素子（
１）とのすべりによって突起電極への剪断応力を抑制で
きるものである。
なお、上記実施例において、半導体素子（１）の他主面
（１ｂ）とキャップα◇との間に伝熱グリース等を介在
させれば、さらに熱の伝達特性は向上できるものである
。
（１ｂ）とキャップα◇との間に伝熱グリース等を介在
させれば、さらに熱の伝達特性は向上できるものである
。
第４図はこの発明の他の実施例を示すものであり、第８
図に示した実施例に比し、キャップＱυを、半導体素子
（１）の他主面（１ｂ）に接触する位置に配され、ピン
フィン（１，２ｂ）が林立される放熱ブロック（ｌｌａ
）と、この放熱ブロック（１１ａ）間および放熱ブロッ
ク（ｌｌａ）と、フランジ０１間に固着され、熱歪を吸
収するひだ形状部を有する金属箔（１１ｂ）とで構成し
たものである。
図に示した実施例に比し、キャップＱυを、半導体素子
（１）の他主面（１ｂ）に接触する位置に配され、ピン
フィン（１，２ｂ）が林立される放熱ブロック（ｌｌａ
）と、この放熱ブロック（１１ａ）間および放熱ブロッ
ク（ｌｌａ）と、フランジ０１間に固着され、熱歪を吸
収するひだ形状部を有する金属箔（１１ｂ）とで構成し
たものである。
この第４図に示すものにおいても、第８図に示したもの
と同様な効果を奏する他、キャップθ■の取付作業が容
易となる効果も有するものである５、なお、上記実施例
では放熱体（６）をピンフィン（１２ａ）とフィンブロ
ック（ｔ２ｂ）とで構成したものとしたが、ピンフィン
（１２ａ）の変わりにひだ状のものとしても良く、又大
きさ、材質等についても図示のものに何ら制限を受けな
いものである。
と同様な効果を奏する他、キャップθ■の取付作業が容
易となる効果も有するものである５、なお、上記実施例
では放熱体（６）をピンフィン（１２ａ）とフィンブロ
ック（ｔ２ｂ）とで構成したものとしたが、ピンフィン
（１２ａ）の変わりにひだ状のものとしても良く、又大
きさ、材質等についても図示のものに何ら制限を受けな
いものである。
また、キャップ（１１）の厚さ、材質等、適当な弾塑性
的性質及びフランジに接合可能なものであれば何ら制限
はうけないものであり、キャップα◇のひだ形状も制限
をうけるものでない。さらにハウジングフレーム（至）
の材質、形状、基板（２）への取付方法も何ら制限をう
けないのは勿論、フランジ（９）へ取付ける以外の方法
で基板（２）へ固定しても良いものである。
的性質及びフランジに接合可能なものであれば何ら制限
はうけないものであり、キャップα◇のひだ形状も制限
をうけるものでない。さらにハウジングフレーム（至）
の材質、形状、基板（２）への取付方法も何ら制限をう
けないのは勿論、フランジ（９）へ取付ける以外の方法
で基板（２）へ固定しても良いものである。
この発明は以上述べたように、基板に電気的。
機械的に半導体素子が接続され、この半導体素子を外気
からしゃ断するキャップを設けたものにおいて、キャッ
プを半導体素子の他主面に接するように配設し、基板に
固着されるハウジングフレームとキャップの半導体素子
他主面対向部との間に介在し、キャップと半導体素子他
主面とを密着させる押圧力を与える弾性体およびキャッ
プの少なくとも半導体素子の他主面対向部に放熱板を設
けたので、半導体素子からの発生熱はキャップ、放熱体
に有効に伝達されて放熱効果の向上が図れるとともに、
キャップと基板との熱膨張係数の違いによる熱歪をキャ
ップと半導体素子他主面との間で吸収でき、半導体素子
の基板への固着部における剪断応力を抑制でき、信頼性
が向上するという効果を有するものである。
からしゃ断するキャップを設けたものにおいて、キャッ
プを半導体素子の他主面に接するように配設し、基板に
固着されるハウジングフレームとキャップの半導体素子
他主面対向部との間に介在し、キャップと半導体素子他
主面とを密着させる押圧力を与える弾性体およびキャッ
プの少なくとも半導体素子の他主面対向部に放熱板を設
けたので、半導体素子からの発生熱はキャップ、放熱体
に有効に伝達されて放熱効果の向上が図れるとともに、
キャップと基板との熱膨張係数の違いによる熱歪をキャ
ップと半導体素子他主面との間で吸収でき、半導体素子
の基板への固着部における剪断応力を抑制でき、信頼性
が向上するという効果を有するものである。
第１図および第２図はそれぞれ従来の半導体装置を示す
断面図、第８図はこの発明の一実施例を示す断面図、第
４図はこの発明の他の実施例を示す断面図である。 図において（１）は半導体素子、（２）は基板、Ｑｌ）
はキャップ、（ｌｌａ）は放熱ブロック、（ｌｌｂ）は
金属箔、０躇は放熱体、０葎はハウジングフレーム、（
ｌは弾性体である。 なお、各図中同一符号は同−又は相当部分を示す。 代理人 葛野信− Ｑｌ 手続補正書（自発） 第１図 第２図 第３図 第４図 ６、補正の対象 −１＋八 〇 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内 氏 名（６６９９） 弁理士 葛 野 信
−（連絡先０３（２１，３）：’１４２１持詐部）６．
補正の内容 （１）明細書中東５頁第８行に「熱抵抗の高い」とある
のを「熱抵抗の低い」と訂正する。 （２）同第５頁第１７行に「低いため」とあるのを「高
いため」と訂正する。 （３）同第６頁第１２行に「コンバール」とあるのを「
コバール」と訂正する。 以上
断面図、第８図はこの発明の一実施例を示す断面図、第
４図はこの発明の他の実施例を示す断面図である。 図において（１）は半導体素子、（２）は基板、Ｑｌ）
はキャップ、（ｌｌａ）は放熱ブロック、（ｌｌｂ）は
金属箔、０躇は放熱体、０葎はハウジングフレーム、（
ｌは弾性体である。 なお、各図中同一符号は同−又は相当部分を示す。 代理人 葛野信− Ｑｌ 手続補正書（自発） 第１図 第２図 第３図 第４図 ６、補正の対象 −１＋八 〇 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内 氏 名（６６９９） 弁理士 葛 野 信
−（連絡先０３（２１，３）：’１４２１持詐部）６．
補正の内容 （１）明細書中東５頁第８行に「熱抵抗の高い」とある
のを「熱抵抗の低い」と訂正する。 （２）同第５頁第１７行に「低いため」とあるのを「高
いため」と訂正する。 （３）同第６頁第１２行に「コンバール」とあるのを「
コバール」と訂正する。 以上
Claims (4)
- （１） −面に導電材からなる接続パターンが形成さ
れた基板、−主面に電極を有し、この電極が上記接続パ
ターンに電気的かつ機械的に接続された半導体素子、こ
の半導体素子の他主面に接するように配設され、端部が
上記基板に固定されて半導体素子を外気からしゃ断する
キャップ、このキャップの少なくとも半導体素子の他主
面対向部に設けられた放熱体、この放熱体を囲うように
配設されるとともに端部が上記基板に固着されたハウジ
ングフレーム、このハウジングフレームとキャップの半
導体素子他主面対向部との間に介在され、キャップと半
導体素子他主面とを密着させる押圧力を与える弾性体を
備えた半導体装置。 - （２） キャップを、金属薄膜としたことを特徴とす
る特許請求の範囲第１項記載の半導体装置。 - （３） キャップを、半導体素子の他主面が対向する
部位に放熱ブロックを有し、他の部位を金属薄膜とした
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - （４）弾性体を線ばねとし、この線ばねが半導体素子の
他主面の少なくとも４隅を押圧するように配設したこと
を特徴とする特許請求の範囲第１項ないし第８項のいず
れかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030582A JPS58225659A (ja) | 1982-06-24 | 1982-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030582A JPS58225659A (ja) | 1982-06-24 | 1982-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58225659A true JPS58225659A (ja) | 1983-12-27 |
Family
ID=14532326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030582A Pending JPS58225659A (ja) | 1982-06-24 | 1982-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683489A (en) * | 1984-08-08 | 1987-07-28 | Siemens Aktiengesellschaft | Common housing for two semi-conductor bodies |
| US6720647B2 (en) * | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
1982
- 1982-06-24 JP JP11030582A patent/JPS58225659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683489A (en) * | 1984-08-08 | 1987-07-28 | Siemens Aktiengesellschaft | Common housing for two semi-conductor bodies |
| US6720647B2 (en) * | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974552B2 (ja) | 半導体装置 | |
| US5455457A (en) | Package for semiconductor elements having thermal dissipation means | |
| JPH07142647A (ja) | 半導体装置 | |
| US20090008770A1 (en) | Heat dissipation plate and semiconductor device | |
| US20170069562A1 (en) | Power Conversion Apparatus | |
| JP2591499B2 (ja) | 半導体装置 | |
| JP2856193B2 (ja) | マルチチップモジュールの実装構造体 | |
| JP2853666B2 (ja) | マルチチップモジュール | |
| JP2009194254A (ja) | 電子回路装置 | |
| JPH06268122A (ja) | 半導体装置 | |
| JPS58225659A (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| US7348664B2 (en) | Semiconductor apparatus having a cooling apparatus that compressively engages a semiconductor device | |
| JP7257977B2 (ja) | 半導体装置および半導体モジュール | |
| JPS58225656A (ja) | 半導体装置 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPH1126660A (ja) | 高発熱素子の放熱構造 | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| JPH08186199A (ja) | 樹脂封止型半導体装置 | |
| JPS58225658A (ja) | 半導体装置 | |
| JPH0442926Y2 (ja) | ||
| JP3134860B2 (ja) | 混成集積回路装置 | |
| JPH0558569B2 (ja) | ||
| JPH10125831A (ja) | ヒートシンク放熱フィン | |
| JP3159088B2 (ja) | Ｌｓｉパッケージ用放熱フィンファスナー |