JPS58222521A - 半導体膜の形成法 - Google Patents
半導体膜の形成法Info
- Publication number
- JPS58222521A JPS58222521A JP57105156A JP10515682A JPS58222521A JP S58222521 A JPS58222521 A JP S58222521A JP 57105156 A JP57105156 A JP 57105156A JP 10515682 A JP10515682 A JP 10515682A JP S58222521 A JPS58222521 A JP S58222521A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- laser beams
- beams
- semiconductor film
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体膜のレーザーアニーリングに関する。
現在、レーザーアニール技術は、半導体膜の特性改善に
利用されようとしている。内容は、イオンインプラ後の
欠陥除去、低温形成した半導体膜の結晶化、不純物ドー
ピングの際の活性化、絶縁膜上べの結晶化半導体膜形成
等である。この内の結晶性の改善として、基板に凹凸を
形成し、形状効果を利用しようとする方法及び１種結晶
を利用する方法等があるが、現在までの所まだ十分なレ
ーザーアニール技術は確立されていない。また、以上の
２つの方法は、工程面及び、基板の制約もあり、広く応
用できる技術ではない。
利用されようとしている。内容は、イオンインプラ後の
欠陥除去、低温形成した半導体膜の結晶化、不純物ドー
ピングの際の活性化、絶縁膜上べの結晶化半導体膜形成
等である。この内の結晶性の改善として、基板に凹凸を
形成し、形状効果を利用しようとする方法及び１種結晶
を利用する方法等があるが、現在までの所まだ十分なレ
ーザーアニール技術は確立されていない。また、以上の
２つの方法は、工程面及び、基板の制約もあり、広く応
用できる技術ではない。
最近、レーザーアニール技術におし・て、レーザー照射
部での冷却過程が、結晶性に大きく影響し、照射部で内
側より冷却された場合に、結晶性及び、表面の凹凸等の
ない膜が得られるという報告がある。
部での冷却過程が、結晶性に大きく影響し、照射部で内
側より冷却された場合に、結晶性及び、表面の凹凸等の
ない膜が得られるという報告がある。
本発明は、２つ以上のレーザー光を利用し、結′晶性を
改善し、低温で形成した半導体膜の特性向」二をはかる
ものである。
改善し、低温で形成した半導体膜の特性向」二をはかる
ものである。
低温での半導体膜形成法としては、プラズマ或は、低圧
における化学蒸着法（ＣＶＤ法）及び、物理蒸着法（Ｐ
ＶＤ法）さらに高真空を利用した分子線蒸着法（Ｍ Ｂ
Ｉ）法）等がある。
における化学蒸着法（ＣＶＤ法）及び、物理蒸着法（Ｐ
ＶＤ法）さらに高真空を利用した分子線蒸着法（Ｍ Ｂ
Ｉ）法）等がある。
低温で形成した半導体膜は、結晶性が悪く、単結晶膜に
比べて、電気的特性等において劣っており、改善が必要
とされている。そこで、２つ以上のレーザー光を利用し
、照射部の温度制御を行ない、結晶性を改良する。結晶
性をよくするのに必要な、温度制御として、レーザー照
射部での冷却が中心より起こり、結晶成長が、中心から
周囲に広がる事が必要である。この１つの方法として、
レーザーの発振モードを変えたり、共振器のミラーの改
造等により、レーザー光の形状を変えて、レーザーアニ
ールを行なう方法があるが１発振が、ガウシアンモード
と比較して、不安定であり、連続発振による不安定性に
よるレーザーアニール膜の不均一性の問題がある。そこ
で本発明・では、２つ以上のレーザー光を組み合せ、レ
ーザー光の形状変化を利用した場合よりも安定で、かつ
、照射部の中心から周囲に結晶化が進み、安定に、結晶
性の優れたレーザーアニールを行なう事ができる。
比べて、電気的特性等において劣っており、改善が必要
とされている。そこで、２つ以上のレーザー光を利用し
、照射部の温度制御を行ない、結晶性を改良する。結晶
性をよくするのに必要な、温度制御として、レーザー照
射部での冷却が中心より起こり、結晶成長が、中心から
周囲に広がる事が必要である。この１つの方法として、
レーザーの発振モードを変えたり、共振器のミラーの改
造等により、レーザー光の形状を変えて、レーザーアニ
ールを行なう方法があるが１発振が、ガウシアンモード
と比較して、不安定であり、連続発振による不安定性に
よるレーザーアニール膜の不均一性の問題がある。そこ
で本発明・では、２つ以上のレーザー光を組み合せ、レ
ーザー光の形状変化を利用した場合よりも安定で、かつ
、照射部の中心から周囲に結晶化が進み、安定に、結晶
性の優れたレーザーアニールを行なう事ができる。
次に、本発明のレーザーアニールの一実施例を図を用い
て詳細に説明する。
て詳細に説明する。
第１図は、レーザー光の組み合せによるエネルギー強度
を示した分布図である。
を示した分布図である。
第１図Ａは、ガウシアンモードのレーザー光のスポット
の径方向のエネルギー強度分布を表わし、１が、分布曲
線である。第１図Ｂは、レーザー光の中心をｄだけ離し
、第１図Ａの強度のレーザー光を照射した場合のレーザ
ー強度であり、２が、合成したレーザー強度曲線を表わ
している。第１図Ｃは、レーザー光を３箇所に照射し、
がっ、中央部のレーザー光強度を弱くした場合をあられ
している。レーザー光の中心は、ｅだけ離し、合成シタ
モので、６は、中央部に照射したレーザー光強度、４は
、合成されたレーザー強度をあられしている。
の径方向のエネルギー強度分布を表わし、１が、分布曲
線である。第１図Ｂは、レーザー光の中心をｄだけ離し
、第１図Ａの強度のレーザー光を照射した場合のレーザ
ー強度であり、２が、合成したレーザー強度曲線を表わ
している。第１図Ｃは、レーザー光を３箇所に照射し、
がっ、中央部のレーザー光強度を弱くした場合をあられ
している。レーザー光の中心は、ｅだけ離し、合成シタ
モので、６は、中央部に照射したレーザー光強度、４は
、合成されたレーザー強度をあられしている。
レーザー光は第１図Ｂにおける照射距離ｄ、第１図Ｃに
おける照射距離ｅを、１ｃＴ＋以下にすることにより分
布の重なりを得ることが必要である。
おける照射距離ｅを、１ｃＴ＋以下にすることにより分
布の重なりを得ることが必要である。
第２図は、本発明のレーザーをアニールに利用した半導
体素子製造工程の一実施例を示す断面図 １である
。
体素子製造工程の一実施例を示す断面図 １である
。
第２図Ａは、ガラス或はセラミックス基板上に半導体膜
を形成した図であり、１１が基板、１２が半導体膜、例
えば、シリコン、ゲルマニウム等である。第２図Ｂは、
半導体表面をレーザーアニールしている図であり、レー
ザーの照射は、半導体膜上から、或は、基板面上から行
なってもよい。
を形成した図であり、１１が基板、１２が半導体膜、例
えば、シリコン、ゲルマニウム等である。第２図Ｂは、
半導体表面をレーザーアニールしている図であり、レー
ザーの照射は、半導体膜上から、或は、基板面上から行
なってもよい。
１３は、レーザーアニールを表わしている。１２′は、
レーザーアニールを行なった半導体膜である。
レーザーアニールを行なった半導体膜である。
第２図Ｃは、レーザー強度−ｐした膜１２′上へソース
或は、ドレイン電極を形成した図であり、１４は、ソー
ス或は、ドレイン電極である。第２図りは、半導体膜の
活性領域部、つまり、ソース或は、ドレイン電極間上へ
ゲート絶縁膜を形成した図であり、１５が、ゲート絶縁
膜である。第２図Ｅは、ゲート絶縁膜１５上へゲート電
極を形成したＭＯＳ（金属酸化膜半導体）型半導体素子
を示した図であり、１６が、ゲート電極である。
或は、ドレイン電極を形成した図であり、１４は、ソー
ス或は、ドレイン電極である。第２図りは、半導体膜の
活性領域部、つまり、ソース或は、ドレイン電極間上へ
ゲート絶縁膜を形成した図であり、１５が、ゲート絶縁
膜である。第２図Ｅは、ゲート絶縁膜１５上へゲート電
極を形成したＭＯＳ（金属酸化膜半導体）型半導体素子
を示した図であり、１６が、ゲート電極である。
第３図は、レーザー光の分岐或は、合成の実施例を示す
説明図である。第３図Ａは、１つのレーザー光束をビイ
ームスプリンタで２つに分離し、反射板例えばアルミニ
ウム板で反射させビームを基板上で合成させた図であり
、２１がレーザー光であり、２２がビイームスプリツタ
であり、２３が反射板であり、２４が基板である。第３
図Ｂは、２つのレーザー光を反射板を用い基板上で合成
した図であり、２５及び２５′がレーザー光であり、２
６及び２６′が反射板であり、２７が基板である。
説明図である。第３図Ａは、１つのレーザー光束をビイ
ームスプリンタで２つに分離し、反射板例えばアルミニ
ウム板で反射させビームを基板上で合成させた図であり
、２１がレーザー光であり、２２がビイームスプリツタ
であり、２３が反射板であり、２４が基板である。第３
図Ｂは、２つのレーザー光を反射板を用い基板上で合成
した図であり、２５及び２５′がレーザー光であり、２
６及び２６′が反射板であり、２７が基板である。
第３図Ｃは、ダブルイメージプリズム、例えば、Ｗｏｌ
ｌａｓｔｏｎプリズムを用い、レーザー光を分岐し、各
レーザー光を反射板を用い、基板上で合成した図である
。第３図Ｃに於いて、２８は、Ｗｏｌｌａｓｔｏｎプリ
ズムであり、２９は、レーザー光であり、６０及び６０
′は、反射板であり、６１は、基板である。
ｌａｓｔｏｎプリズムを用い、レーザー光を分岐し、各
レーザー光を反射板を用い、基板上で合成した図である
。第３図Ｃに於いて、２８は、Ｗｏｌｌａｓｔｏｎプリ
ズムであり、２９は、レーザー光であり、６０及び６０
′は、反射板であり、６１は、基板である。
以上の方法を利用する事により、レーザー光を色々な強
度分布を有する形状に合成でき、レーザーアニール法に
広い応用性を持たせる事ができる。
度分布を有する形状に合成でき、レーザーアニール法に
広い応用性を持たせる事ができる。
第１図Ａ）、第１図Ｂ）、第１図Ｃ）は、それぞれ異る
レーザー光の組み合せにより生ずるエネルギー強度を示
した分布図、 第２図Ａ）より第２図Ｅ）は、本発明の合成したレーザ
ー光を利用した半導体素子製造法の工程を示す断面図。 第３図Ａ）より第３図Ｃ）は、それぞれの分岐及び合成
によりレーザー光が基板に達する状態を示す説明図であ
る。 １・・・・・・レーザーの強度分布曲線、２・・・・・
・合成されたレーザーの強度分布曲線、１１・・・・・
基板、 １２・・・・・・半導体膜、１５・・・・・
・ゲート絶縁膜、 １６・・・・・・ゲート電極、２
１．２５．２５′・・・・・・レーザー光、２２・・・
・・・ピイームスプリンタ、２４．２７．６１・・・・
・・基板、 ’ｌ ８゛−°−Ｗｏ Ｉ Ｉ ａ ｓ ｔ ｏ ｎ
プリズム。 第１図 （Ａ） （Ｂ）（Ｃ） 第２図 （Ｃ）
レーザー光の組み合せにより生ずるエネルギー強度を示
した分布図、 第２図Ａ）より第２図Ｅ）は、本発明の合成したレーザ
ー光を利用した半導体素子製造法の工程を示す断面図。 第３図Ａ）より第３図Ｃ）は、それぞれの分岐及び合成
によりレーザー光が基板に達する状態を示す説明図であ
る。 １・・・・・・レーザーの強度分布曲線、２・・・・・
・合成されたレーザーの強度分布曲線、１１・・・・・
基板、 １２・・・・・・半導体膜、１５・・・・・
・ゲート絶縁膜、 １６・・・・・・ゲート電極、２
１．２５．２５′・・・・・・レーザー光、２２・・・
・・・ピイームスプリンタ、２４．２７．６１・・・・
・・基板、 ’ｌ ８゛−°−Ｗｏ Ｉ Ｉ ａ ｓ ｔ ｏ ｎ
プリズム。 第１図 （Ａ） （Ｂ）（Ｃ） 第２図 （Ｃ）
Claims (3)
- （１）半導体製造工程におけるレーザーアニールに於て
、２つ以上のレーザ光を用いる事を特徴とする半導体膜
の形成法。 - （２） レーザー光は、１センチメートル以下の照射
距離である事を特徴とする特許請求の範囲第１項記載の
半導体膜の形成法。 - （３） レーザー光は発振モードが、ガウシアンモー
ドである事を特徴とする特許請求の範囲第１項記載の半
導体膜の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105156A JPS58222521A (ja) | 1982-06-18 | 1982-06-18 | 半導体膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105156A JPS58222521A (ja) | 1982-06-18 | 1982-06-18 | 半導体膜の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222521A true JPS58222521A (ja) | 1983-12-24 |
Family
ID=14399847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57105156A Pending JPS58222521A (ja) | 1982-06-18 | 1982-06-18 | 半導体膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027422A (ja) * | 1988-06-24 | 1990-01-11 | Ricoh Co Ltd | レーザによる高温熱処理方法 |
| JPH04364031A (ja) * | 1991-06-10 | 1992-12-16 | Ii & S:Kk | レーザアニール方法およびレーザアニール装置 |
| US5496768A (en) * | 1993-12-03 | 1996-03-05 | Casio Computer Co., Ltd. | Method of manufacturing polycrystalline silicon thin film |
-
1982
- 1982-06-18 JP JP57105156A patent/JPS58222521A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027422A (ja) * | 1988-06-24 | 1990-01-11 | Ricoh Co Ltd | レーザによる高温熱処理方法 |
| JPH04364031A (ja) * | 1991-06-10 | 1992-12-16 | Ii & S:Kk | レーザアニール方法およびレーザアニール装置 |
| US5496768A (en) * | 1993-12-03 | 1996-03-05 | Casio Computer Co., Ltd. | Method of manufacturing polycrystalline silicon thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| KR100388731B1 (ko) | 반도체 장치의 제조 방법 | |
| US6372039B1 (en) | Method and apparatus for irradiation of a pulse laser beam | |
| US6304385B1 (en) | Laser irradiation apparatus and method | |
| US20070178674A1 (en) | Laser annealing device and method for producing thin-film transistor | |
| JPH11186189A (ja) | レーザー照射装置 | |
| KR20030023559A (ko) | 레이저 조사 장치 및 반도체 박막 처리 방법 | |
| JPH0951104A (ja) | 半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法 | |
| JP4296762B2 (ja) | レーザ照射装置および半導体薄膜の処理方法 | |
| US4719183A (en) | Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps | |
| JPS58222521A (ja) | 半導体膜の形成法 | |
| JPS62160781A (ja) | レ−ザ光照射装置 | |
| JPS623089A (ja) | 半導体製造装置 | |
| JP2000012460A (ja) | 薄膜の形成方法および薄膜形成装置 | |
| KR20000028860A (ko) | 다결정실리콘의 제조방법 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPH09213651A (ja) | 半導体薄膜の製造装置および半導体薄膜の製造方法 | |
| JPS61266387A (ja) | 半導体薄膜のレ−ザ再結晶化法 | |
| JPH0793261B2 (ja) | 単結晶薄膜形成装置 | |
| JPS63119219A (ja) | レ−ザによる薄膜結晶化方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS5952831A (ja) | 光線アニ−ル方法 | |
| JPH03178124A (ja) | 半導体装置の製造方法 | |
| JPS63224318A (ja) | 半導体基板の製造方法 | |
| JPH027414A (ja) | Ｓｏｉ薄膜形成方法 |