JPS58222353A - ３重バイト誤り位置解読回路 - Google Patents
３重バイト誤り位置解読回路Info
- Publication number
- JPS58222353A JPS58222353A JP57106452A JP10645282A JPS58222353A JP S58222353 A JPS58222353 A JP S58222353A JP 57106452 A JP57106452 A JP 57106452A JP 10645282 A JP10645282 A JP 10645282A JP S58222353 A JPS58222353 A JP S58222353A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- byte
- exclusive
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は３重誤りの誤り位置を解読する回路に関し、特
に少い回路量でランダムな３重バイト誤りの位＆を解読
する回路に関する。
に少い回路量でランダムな３重バイト誤りの位＆を解読
する回路に関する。
磁気ファイルや光ファイル等のファイル装置のデータ信
頼性を向上するだめに、しばしば単一バイト誤り又は二
重バイト誤りを訂正するリードソロモン（Ｒ・ｅｅｄ−
８ｏｌｏｍｏｎ）符号などの多重バイト誤り訂正符号が
使用される。データ信頼性をより向上するには３重バイ
ト誤りを訂正する符号を使用するのが望ましいが、３重
バイト誤り矛釘正符号の欠点のひとつは誤り位置を解読
する回路の規模が大きくなる点にある。一つのバイトは
一般Ｋｍビ、トで表わされ、このようなバイト誤りを訂
正する罠は符号曲内で誤りバイトの位置と誤りパターン
を解読する必要があるつ復号に際してはまず誤り位置を
解読し、ついで得られた誤り位置を用いて誤りパターン
を解読する手続きが取られる。
頼性を向上するだめに、しばしば単一バイト誤り又は二
重バイト誤りを訂正するリードソロモン（Ｒ・ｅｅｄ−
８ｏｌｏｍｏｎ）符号などの多重バイト誤り訂正符号が
使用される。データ信頼性をより向上するには３重バイ
ト誤りを訂正する符号を使用するのが望ましいが、３重
バイト誤り矛釘正符号の欠点のひとつは誤り位置を解読
する回路の規模が大きくなる点にある。一つのバイトは
一般Ｋｍビ、トで表わされ、このようなバイト誤りを訂
正する罠は符号曲内で誤りバイトの位置と誤りパターン
を解読する必要があるつ復号に際してはまず誤り位置を
解読し、ついで得られた誤り位置を用いて誤りパターン
を解読する手続きが取られる。
３重バイト誤り訂正リード・ソロモン符号の誤り位置解
読方法は公知であるが、この方法は誤り位置を根に持つ
３次方程式の係数を求め、ついで３次方程式を解く方法
を取っていたために復号遅延が大きく、しかも回路規模
が大きくなる欠点を有していた。復号遅延を小さくする
ためには誤り位置に関する３次方程式を九てずに直接的
に誤り位置を解読する方法が必要であるがこのような方
法はこれまで知られていなかった。
読方法は公知であるが、この方法は誤り位置を根に持つ
３次方程式の係数を求め、ついで３次方程式を解く方法
を取っていたために復号遅延が大きく、しかも回路規模
が大きくなる欠点を有していた。復号遅延を小さくする
ためには誤り位置に関する３次方程式を九てずに直接的
に誤り位置を解読する方法が必要であるがこのような方
法はこれまで知られていなかった。
従って本発明の目的は３］！バイト誤り￥１止り−昌□
る。
本発明の誤り位置解読回路は誤り位置方程式を立てずに
直接的に誤り位置を解読するので復号遅延が小さくしか
も回路量が少い利点を持ち、特にバースト誤りを訂正す
るために符号をインターリプする場合に適している。
直接的に誤り位置を解読するので復号遅延が小さくしか
も回路量が少い利点を持ち、特にバースト誤りを訂正す
るために符号をインターリプする場合に適している。
本発明の３重バイト誤りｎ】正符号の誤り位置解読回路
は、任意の正整数ｍで規定されるガロヮ体０Ｆ（２）の
要素αｉを用いて構成され３重バイト誤り訂正リードソ
ロモン符号のパリティ検査行列Ｈ１ に従って符号化されるｎバイトの符号語におけるランダ
ムな３重ハイ、ト誤りの位置を解読する回路を提供する
。ここでバイトはｍビニト、ｎ＝２ １である。
は、任意の正整数ｍで規定されるガロヮ体０Ｆ（２）の
要素αｉを用いて構成され３重バイト誤り訂正リードソ
ロモン符号のパリティ検査行列Ｈ１ に従って符号化されるｎバイトの符号語におけるランダ
ムな３重ハイ、ト誤りの位置を解読する回路を提供する
。ここでバイトはｍビニト、ｎ＝２ １である。
又、ｎバイトの符号曲内の６バイトが検査バイトで、（
ｎ−８）バイトが情報バイトである。
ｎ−８）バイトが情報バイトである。
本発明の誤り位置解読回路は前記検査行列Ｈの第１行、
２行、３行、４行、５行および第６行に対応するシンド
ロームＳ。＋ Ｓｌ ｅ Ｓｌ ｅ Ｓ１１ ｒ Ｓ４
反びＳｌ を生成するシンドローム生成回路と、前記
シンドロームの間の排他的ＯＲ・すなわちＡ、＝ｆ９．
ΦＳ１＋ＡＨ”８１ｅ８ｔ ａ Ａｔ＝８２ｅ８ｓ ＋
Ａｓ＝８ｓＯ＋Ｓ＋ ｗ Ａ４＝８、（Ｅ１８．
（但し、■は排他的ＯＲを示す）を取る排他的０几回路
と、前記シンドローム間の排他的ＯＢすなわちＡＩ ＋
ＡＩ ＊ ＡＩ ＋ ＧおよびＡ４に関してＡ、ΦＡ
０人、 （１）Ａ、 Ａ、ΦＡ、Ａ、Ａ、＝０ を検
出することによって３重バイト誤りの誤り位置を検出す
る論理回路とから構成される。
２行、３行、４行、５行および第６行に対応するシンド
ロームＳ。＋ Ｓｌ ｅ Ｓｌ ｅ Ｓ１１ ｒ Ｓ４
反びＳｌ を生成するシンドローム生成回路と、前記
シンドロームの間の排他的ＯＲ・すなわちＡ、＝ｆ９．
ΦＳ１＋ＡＨ”８１ｅ８ｔ ａ Ａｔ＝８２ｅ８ｓ ＋
Ａｓ＝８ｓＯ＋Ｓ＋ ｗ Ａ４＝８、（Ｅ１８．
（但し、■は排他的ＯＲを示す）を取る排他的０几回路
と、前記シンドローム間の排他的ＯＢすなわちＡＩ ＋
ＡＩ ＊ ＡＩ ＋ ＧおよびＡ４に関してＡ、ΦＡ
０人、 （１）Ａ、 Ａ、ΦＡ、Ａ、Ａ、＝０ を検
出することによって３重バイト誤りの誤り位置を検出す
る論理回路とから構成される。
実施例を説明する前に本発明す原理について説明する。
本発明においてシンドローム８６１ Ｓｌ ｒＳ！ ＋
Ｓｍ ＋ ８４およびＳＩは前記パリティ検査行列Ｈ
に従って次のように生成される。’＋１ ｒ ｄｌ ＋
ｄｔ。
Ｓｍ ＋ ８４およびＳＩは前記パリティ検査行列Ｈ
に従って次のように生成される。’＋１ ｒ ｄｌ ＋
ｄｔ。
・・・、ｄ を受信されたｎバイトの符号１１１ｉ（
パイｉｔ トｄｉ はｍビ、ト）とすると、 ここで式（１）及び以後のバイト間の演算はガロヮ体０
Ｆ（２）の上で行なわれる。
パイｉｔ トｄｉ はｍビ、ト）とすると、 ここで式（１）及び以後のバイト間の演算はガロヮ体０
Ｆ（２）の上で行なわれる。
１番目のバイトに誤りパターン−９が生じたとすると削
成（１）は下式のように誤りパターンのみで表わされる
。
成（１）は下式のように誤りパターンのみで表わされる
。
バイト位置’＋Ｊおよびｋ Ｋ３３に誤りが生じていれ
ば、誤りパターンはｅ、、ｅ、およびｅ がゼロ１３
ｋ でなく、他の誤すハターンはゼロであることがら、シン
ドローム８０〜８．は下式で表わされる。
ば、誤りパターンはｅ、、ｅ、およびｅ がゼロ１３
ｋ でなく、他の誤すハターンはゼロであることがら、シン
ドローム８０〜８．は下式で表わされる。
（但し、ｌ’＜ｊ 、ｊ’＝に、ｉ嫉１ ｏ≦ｉ、ｊ
、に≦ｎ−１）ここで、式（３）においてシンドローム
８０〜Ｓ、は既知で、誤りパターンｅ、、 、ｅ
と対応する誤り凰ｊｋ 位置ｉ、ｊ、ｋが未知である。復号はシンドローム８・
〜８１１から誤りパターンと位置を求めることである。
、に≦ｎ−１）ここで、式（３）においてシンドローム
８０〜Ｓ、は既知で、誤りパターンｅ、、 、ｅ
と対応する誤り凰ｊｋ 位置ｉ、ｊ、ｋが未知である。復号はシンドローム８・
〜８１１から誤りパターンと位置を求めることである。
本発明の誤り位置解読回路は削成（３）で表わされる３
重バイト誤りの位置をシンドロームから解読する手段を
提供するものである。
重バイト誤りの位置をシンドロームから解読する手段を
提供するものである。
シンドローム８゜Ｔ Ｓｌ １８＊ ｒ Ｓｍ ＋ ８
４およびＳｌはそれぞれ１．α 、α 、α 、α お
よびα をフィートハ、り係数に持つシンドローム・レ
ジスタにバイトｄ 、ｄ 、・・・ｒ ’１
ｒ ’＠をこの順にｎ −＊ ｎ −を 入力することによって生成される。
４およびＳｌはそれぞれ１．α 、α 、α 、α お
よびα をフィートハ、り係数に持つシンドローム・レ
ジスタにバイトｄ 、ｄ 、・・・ｒ ’１
ｒ ’＠をこの順にｎ −＊ ｎ −を 入力することによって生成される。
本発明においては、シンドローム生成後に誤り位置を解
読するためにシンドローム・レジスタをさらにシフトす
る。そして、シフトしながらシン１為 ドロー人間の排他的ＯＢ、 、 Ａ、：＝８．Φ８１ｅ
Ａｌ＝８、＄８＊ ｅ Ａｖ ＝８ｔｅ８ａ ｍ人ｍ
＝８ｓｅ８４Ｊｄ ！ ヒＡ４＝８４ｅＳｌの状態を下
式の判定関数りを用いて監視することＫよって誤り位置
を求める。
読するためにシンドローム・レジスタをさらにシフトす
る。そして、シフトしながらシン１為 ドロー人間の排他的ＯＢ、 、 Ａ、：＝８．Φ８１ｅ
Ａｌ＝８、＄８＊ ｅ Ａｖ ＝８ｔｅ８ａ ｍ人ｍ
＝８ｓｅ８４Ｊｄ ！ ヒＡ４＝８４ｅＳｌの状態を下
式の判定関数りを用いて監視することＫよって誤り位置
を求める。
！！゛
Ｌ 、＝Ａ、■Ａ、Ａ、 ｅＡ、 Ａ、■Ａ、 Ａ、
Ａ、 （４）ここで、バイト位置ｉｌｊおよび・
Ｋ誤りが生じたとすると、シンドローム−レジスタのシ
フト回数がｎ ｉ、ｎ ｊおよびｎ １の時に限り
ｎ＝０となることが以下のように示される。但し、ｎ＝
２−１で、シフト回数はｎ以下である。
Ａ、 （４）ここで、バイト位置ｉｌｊおよび・
Ｋ誤りが生じたとすると、シンドローム−レジスタのシ
フト回数がｎ ｉ、ｎ ｊおよびｎ １の時に限り
ｎ＝０となることが以下のように示される。但し、ｎ＝
２−１で、シフト回数はｎ以下である。
式（３）で表わされる３班誤り全仮定すれば、シンドａ
−ム・レジスタを１回シフト後のシンドロームＳ。−８
，（シンドロー４・レジスタの内容）は、トナル。コｊ
テＡ、＝８．ｅ８．１（０＜ ｉ ＜４ ） を削成
（４）の判定関数りに代入して整理すれば、ｎ＝人、Φ
Ａ、Ａ、 ｅＡ、 Ａ４（Ｅ！ＩＡ、Ａ、Ａ４となる。
−ム・レジスタを１回シフト後のシンドロームＳ。−８
，（シンドロー４・レジスタの内容）は、トナル。コｊ
テＡ、＝８．ｅ８．１（０＜ ｉ ＜４ ） を削成
（４）の判定関数りに代入して整理すれば、ｎ＝人、Φ
Ａ、Ａ、 ｅＡ、 Ａ４（Ｅ！ＩＡ、Ａ、Ａ４となる。
削成（６）は次のようＫａｉＥ明される。削成（５）に
おい魚＋１１＋１ て、Ｘ、＝α 、Ｘ、＝α 、Ｘ３＝α とし、
さｉ＋Ｊ らＫＪ＝ｅ（ｌｅ）” ）、Ｊ＝ｅ、（１■αｊ＋
′）。
おい魚＋１１＋１ て、Ｘ、＝α 、Ｘ、＝α 、Ｘ３＝α とし、
さｉ＋Ｊ らＫＪ＝ｅ（ｌｅ）” ）、Ｊ＝ｅ、（１■αｊ＋
′）。
ｉ Ｊ
Ｆｆｓ ＝ｅ （ＩＣＥ３ａ ｋ＋′） ＋！： ｔ
レバ、Ａ＝８＄８ｋ ｆ）
ｐｐ＋１（０≦ｐ≦４）は Ａ ＝Ｐ３．Ｘ、 ＋Ｅ、Ｘ、 ＋Ｂ、Ｘ、 （
７）となる。ここで次のマトリクス人を定義する。
レバ、Ａ＝８＄８ｋ ｆ）
ｐｐ＋１（０≦ｐ≦４）は Ａ ＝Ｐ３．Ｘ、 ＋Ｅ、Ｘ、 ＋Ｂ、Ｘ、 （
７）となる。ここで次のマトリクス人を定義する。
マトリクスＡｆ）要ｇＡ が削成（７）で表わされる
ことからマトリクスＡは次のように分解される。
ことからマトリクスＡは次のように分解される。
ここで、マド、リクスＡの行列（ｄｅｔｅｒｍｌｎａｎ
ｔ）の値を求めれば、 となる。
ｔ）の値を求めれば、 となる。
従って、
Ｌ＝Ａ、 ＄Ａ、Ａ、 ＄Ａ、 Ａ、（ｔ３Ａ、Ａ、Ａ
。
。
＝Ｅ ｔ Ｂｌ ＥＨ（Ｘｔ ＠Ｘ＊ ）” （Ｘｔ
ｅＸｍ ）’ （Ｘｔ ｅＪＸｓ ）”１＋Ｊ ＝ｅ ｅ、ｅ （１ΦＣ１）（ｌｅｄ”）（Ｉα）１１
真 （・ｉ＋ＪΦＪ ＋Ｊ ＞ ！ （・ｊ＋ｊΦ５ ＋
Ｊ ＞ ２ （・ｉ＋ＪΦｋ” Ｊ ）ｔとなる。
ｅＸｍ ）’ （Ｘｔ ｅＪＸｓ ）”１＋Ｊ ＝ｅ ｅ、ｅ （１ΦＣ１）（ｌｅｄ”）（Ｉα）１１
真 （・ｉ＋ＪΦＪ ＋Ｊ ＞ ！ （・ｊ＋ｊΦ５ ＋
Ｊ ＞ ２ （・ｉ＋ＪΦｋ” Ｊ ）ｔとなる。
キ・て削成（６）が証明７き−Ｉ’ｓ：。
削成（６）において３重誤りを仮定しているから、Ｌ＝
Ｏとなるのｔｉｌｅａ ＝０．１＋ａ”’＝Ｏおよび
ｉ＋１ に＋Ｊ １Φα ＝０ の時に＋ｉられるつ 換言すれば、シフト回＠Ｉ（１≦１≦ｎ）がαｉ＋１＝
１、 αｊ＋′：１ 詔よびａ ＝１を満たす時１ｃ
Ｉ、＝０となる。
Ｏとなるのｔｉｌｅａ ＝０．１＋ａ”’＝Ｏおよび
ｉ＋１ に＋Ｊ １Φα ＝０ の時に＋ｉられるつ 換言すれば、シフト回＠Ｉ（１≦１≦ｎ）がαｉ＋１＝
１、 αｊ＋′：１ 詔よびａ ＝１を満たす時１ｃ
Ｉ、＝０となる。
ここでα＝α＝１（ｎ＝２−１）であるから、量子Ｊ：
Ｈ、ｊ−１−Ｊ＝ｙｌおよびｊ＋Ｊ＝ｉの時、すなわち
シフト回数ｊがＩ＝ｎ ｉ、ｎ Ｊおよびｎ−ｋ
の時に限りＬ＝０となる。すなわち０回シフト中に３回
だけＬ＝０となる。換貧すれば、いま１回シフトし死時
Ｌ＝０となれはバイト位［（ｎＪ）に誤りがあることを
示している。
Ｈ、ｊ−１−Ｊ＝ｙｌおよびｊ＋Ｊ＝ｉの時、すなわち
シフト回数ｊがＩ＝ｎ ｉ、ｎ Ｊおよびｎ−ｋ
の時に限りＬ＝０となる。すなわち０回シフト中に３回
だけＬ＝０となる。換貧すれば、いま１回シフトし死時
Ｌ＝０となれはバイト位［（ｎＪ）に誤りがあることを
示している。
以下、図面を参照して本発明を説明する。
第１図は本発明の一実施例を示すフロック図である。第
１図において回路１−１１はそれぞれｍビ、トの排他的
ＯＢ・回路、回路２０〜２５はそれぞれｍビ、トのレジ
哀１夕で弗る。回路３０，３１゜３２．３３．３４およ
び３５はそれぞれガｐワ体０Ｆ（２）の要素ａ、α、α
、αおよびαを乗算する回路である。
１図において回路１−１１はそれぞれｍビ、トの排他的
ＯＢ・回路、回路２０〜２５はそれぞれｍビ、トのレジ
哀１夕で弗る。回路３０，３１゜３２．３３．３４およ
び３５はそれぞれガｐワ体０Ｆ（２）の要素ａ、α、α
、αおよびαを乗算する回路である。
図において、排他的ＯＢ・ｌとレジスタ２０はシンドｐ
−ム８゜の生成回路を構成し、排他的ＯＢ・２とレジス
タ２１とα乗算器３０はシンドロームＳ１の生成回路を
構成する。さらに排他的ＯＲ・３とレジスタ２２とα乗
算５３１はシンドｐ−ムＳ！の生成回路を、排他的ＯＲ
，４とレジスタ２３とα乗算器３２はシンドローム８．
の生成回路、排他的ＯＢ・５とレジスタ２４とα乗算器
３３はシンドロームＳ。
−ム８゜の生成回路を構成し、排他的ＯＢ・２とレジス
タ２１とα乗算器３０はシンドロームＳ１の生成回路を
構成する。さらに排他的ＯＲ・３とレジスタ２２とα乗
算５３１はシンドｐ−ムＳ！の生成回路を、排他的ＯＲ
，４とレジスタ２３とα乗算器３２はシンドローム８．
の生成回路、排他的ＯＢ・５とレジスタ２４とα乗算器
３３はシンドロームＳ。
の生成回路、排他的ＯＲ６とレジスタ２５とα 乗算器
３４はシンドロームＳ、の生成回路をそれぞれ構成する
。
３４はシンドロームＳ、の生成回路をそれぞれ構成する
。
第１図においてシンドロームＳ０〜Ｓ、の生Ｉｂ、Ｆｉ
。
。
データバイト入力信号線ｄを介してデータバイトを入力
することで実施される。データバイトを信号ｉ％ｌｄに
入力するとともにシンドローム・レジスタ２０〜２５に
シフトクロ、りを加える。全データの入力が終了すると
レジスタ２０〜２５の内科がシンドローム８０〜８．と
なる。誤り位置を解読するにはデータバイト人力ｄを論
理ゼロに保持し、シフトクロックをレジスタ２０〜２５
に加える。
することで実施される。データバイトを信号ｉ％ｌｄに
入力するとともにシンドローム・レジスタ２０〜２５に
シフトクロ、りを加える。全データの入力が終了すると
レジスタ２０〜２５の内科がシンドローム８０〜８．と
なる。誤り位置を解読するにはデータバイト人力ｄを論
理ゼロに保持し、シフトクロックをレジスタ２０〜２５
に加える。
排他的ＯＲ，回路７ 、８ 、９ 、 Ｊ、Ｏオｊび１
１はそれぞれシンドローム・レジスタ２０と２１．２１
と２２．２２と２３．２３と２４および２４と２５の出
力の排他的ＯＲをとる。排他的ＯＲ回路７．８，９，１
０および１１の出力信号Ａ、：８゜＠８． 、 Ａ、
＝８． （ｊ）Ｓ、 、 Ａ、 ＝８．（１）Ｓ、
、 Ａ、 ＝８．Φｓ、４よびＡ４ ＝８４ ＄８６
は誤り位置判定回路４０に入力する。判定回路４０は
人力信号ＡＯ＋ Ａ１ ｅＡｔ ＋ＡＢおよびＡ４に関
する削成（４）の判定関数Ｌｉ用いて誤り位置を判定す
る。すなわち、回路４０は判定関数りがＬ＝０になる時
に出力信号ｅｔ−論理１にして誤り位置を指示する。Ｌ
ｉ０の時は出力信号ｅは論理０である、前述したように
、シンドローム・レジスタを１回シフトした時にＬ＝０
となれは、バイト位ｆｉｔ （ｎ −ｓ ）に誤りがあ
ることを示しているから、第１図の解読回路においてレ
ジスタのシフトクロックの数が１の時に回路４０の出力
ｅがｅ ” １となればバイ′ト位−（ｎ Ｊ）Ｋ誤
りがあることを指示している。従って、レジスタのシフ
トクロ、りを計数する適切なカクンタを設けれは誤り位
置を知ることができる。第２図は誤り位置判定回路４０
の一構成例をホナプロック図である。第２図において回
路５０は入力信号Ａ。
１はそれぞれシンドローム・レジスタ２０と２１．２１
と２２．２２と２３．２３と２４および２４と２５の出
力の排他的ＯＲをとる。排他的ＯＲ回路７．８，９，１
０および１１の出力信号Ａ、：８゜＠８． 、 Ａ、
＝８． （ｊ）Ｓ、 、 Ａ、 ＝８．（１）Ｓ、
、 Ａ、 ＝８．Φｓ、４よびＡ４ ＝８４ ＄８６
は誤り位置判定回路４０に入力する。判定回路４０は
人力信号ＡＯ＋ Ａ１ ｅＡｔ ＋ＡＢおよびＡ４に関
する削成（４）の判定関数Ｌｉ用いて誤り位置を判定す
る。すなわち、回路４０は判定関数りがＬ＝０になる時
に出力信号ｅｔ−論理１にして誤り位置を指示する。Ｌ
ｉ０の時は出力信号ｅは論理０である、前述したように
、シンドローム・レジスタを１回シフトした時にＬ＝０
となれは、バイト位ｆｉｔ （ｎ −ｓ ）に誤りがあ
ることを示しているから、第１図の解読回路においてレ
ジスタのシフトクロックの数が１の時に回路４０の出力
ｅがｅ ” １となればバイ′ト位−（ｎ Ｊ）Ｋ誤
りがあることを指示している。従って、レジスタのシフ
トクロ、りを計数する適切なカクンタを設けれは誤り位
置を知ることができる。第２図は誤り位置判定回路４０
の一構成例をホナプロック図である。第２図において回
路５０は入力信号Ａ。
を出力信号Ａ、 （ガロヮ体ＧＦ（２）におけるＡ２の
３乗）に変換する回路である。
３乗）に変換する回路である。
回路５１ ｆｉ入力侶号Ａ０とＡ、を出力信号Ａ、・Ａ
。
。
（ＧＦ（２）におけるＡｏとＡ、の積）に変換し、回路
５２は入力信号Ａ１とＡ、を出力信号Ａ、・Ａ。
５２は入力信号Ａ１とＡ、を出力信号Ａ、・Ａ。
（Ａ、とＡ４の横）に変換する。また、回路５３は入力
信号Ａ、とＡ４を出力信号Ａ２・Ａ、（Ａ、とＡ４の槓
）に変換する。回路５４＃ｉ前配回路５３の出力信号Ａ
、・Ａ４と入力信号人。を出力信号Ａ。・ ′Ａ！・Ａ
、に変換する。排他的０几回路５５は前記回路６０，５
１．５２および５４の出力信号の排他的ＯＲをとる。従
って排他的（ＪＢ・回路５５の出力’ＦＭ号Ｂ Ｌ＝Ａ
ｔ ＄ＡｅＡｓ ｅ）Ａｓ Ａｔ（Ｅ３ＡｏＡｔＡａ
トｆ、に１−１：： る。排他的ＯＲ回路５５の出力信号りは０検出回路５６
によってチェ、りされる。０検出回路５６は信号Ｌ（ｍ
ビ、ト）の全てのビットが論理０の時だけその出力信号
噛を論理１とする回路であって、通常のｍビ、ト入力の
ノア（ＮＯＲ，） 回路で良い。
信号Ａ、とＡ４を出力信号Ａ２・Ａ、（Ａ、とＡ４の槓
）に変換する。回路５４＃ｉ前配回路５３の出力信号Ａ
、・Ａ４と入力信号人。を出力信号Ａ。・ ′Ａ！・Ａ
、に変換する。排他的０几回路５５は前記回路６０，５
１．５２および５４の出力信号の排他的ＯＲをとる。従
って排他的（ＪＢ・回路５５の出力’ＦＭ号Ｂ Ｌ＝Ａ
ｔ ＄ＡｅＡｓ ｅ）Ａｓ Ａｔ（Ｅ３ＡｏＡｔＡａ
トｆ、に１−１：： る。排他的ＯＲ回路５５の出力信号りは０検出回路５６
によってチェ、りされる。０検出回路５６は信号Ｌ（ｍ
ビ、ト）の全てのビットが論理０の時だけその出力信号
噛を論理１とする回路であって、通常のｍビ、ト入力の
ノア（ＮＯＲ，） 回路で良い。
以下においてｍ＝４、すなわちＯＦ’（２）で定義サレ
る３重バイト誤り打止リードソロモン符号に対する解読
回路の構成方法をより詳しく説明する。
る３重バイト誤り打止リードソロモン符号に対する解読
回路の構成方法をより詳しく説明する。
ｍ＝４よりこの符号の符号長ｎ＃：ｌ：ｎ＝１５（＝２
−Ｊ）である。ここでひとつのバイトは４ビ、トである
。
−Ｊ）である。ここでひとつのバイトは４ビ、トである
。
１５バイトの符号内における６バイトが検査バイトで、
９バイトが情報バイトである。
９バイトが情報バイトである。
原始多項式Ｐ（Ｘ）＝Ｘ’＋Ｘ＋１を法とするガロヮ体
０）’（２）を考えれば、ＧＦ（２）の１６訓の要素０
、α、α、α、・・・、α （仁こでα＝α ＝１）
は第３図のように４ビ、トのバイナリ・ベクトル（Ａ
６ Ｉｌｌ ａｌ ａｓ）で表わされる。例えはａ＝（
０１０１）である。換言すれは任意のバイナリ・ベクト
ル（ａｌ） ！１１１１ ａｊ ）はガｃｙ７体０Ｆ（
２）（７）ひとつノ要素にカ９１、い、。−１′□山、
。
０）’（２）を考えれば、ＧＦ（２）の１６訓の要素０
、α、α、α、・・・、α （仁こでα＝α ＝１）
は第３図のように４ビ、トのバイナリ・ベクトル（Ａ
６ Ｉｌｌ ａｌ ａｓ）で表わされる。例えはａ＝（
０１０１）である。換言すれは任意のバイナリ・ベクト
ル（ａｌ） ！１１１１ ａｊ ）はガｃｙ７体０Ｆ（
２）（７）ひとつノ要素にカ９１、い、。−１′□山、
。
要素ａ ＝（ａｏａｌａｌａｇ）と要素αｊとの乗算は
、乗算結果ｔ”＋ｊ＝（ｃ６ｃ１ｃｌｃ＠ ） トｆし
ｄ次ｃｒ）１５に表わされる。
、乗算結果ｔ”＋ｊ＝（ｃ６ｃ１ｃｌｃ＠ ） トｆし
ｄ次ｃｒ）１５に表わされる。
（・。・山）＝・。・ｊの・１・” ６９・、、ｊ ＋
ｔ■・・・ｊ＋″ （９）例えばα’＝（ａＱ
１に１１１２ ｇ ）に要素α を乗算する場合には下
式のようになる。
ｔ■・・・ｊ＋″ （９）例えばα’＝（ａＱ
１に１１１２ ｇ ）に要素α を乗算する場合には下
式のようになる。
（ｅｏＣＩＣ！ ｃ３） ”ＩＩＳα（Ｅｌ ａ １α
ｅａ２αｅ ａ ｓα＝ａ６（０１００）Φａｌ（００
１０）Ｓａｇ（０００１）Φａｇ（１１００）＝（Ａ３
Ａ６ ｅ）ａｓ ａｔ ａｔ ）第１図のα乗
算回路３０は上式明を用いて第４図のように構成される
。第４図において回路１００は排他的ＯＲ，回路である
。
ｅａ２αｅ ａ ｓα＝ａ６（０１００）Φａｌ（００
１０）Ｓａｇ（０００１）Φａｇ（１１００）＝（Ａ３
Ａ６ ｅ）ａｓ ａｔ ａｔ ）第１図のα乗
算回路３０は上式明を用いて第４図のように構成される
。第４図において回路１００は排他的ＯＲ，回路である
。
第１図におけるα乗算回路３１、α 乗物回路３２、α
乗算回路３３およびα乗算回路３４も同様に構成される
のでこれ以上の説明を袈しない。
乗算回路３３およびα乗算回路３４も同様に構成される
のでこれ以上の説明を袈しない。
第２図における回路５０は次のように構成されるう回路
５０は入力人、を出力Ａ、 に変換する回路で、ＡＮＤ
回路と排他的ＯＲ回路から成るランタム・ロジ、り回路
、又は既存のプログラム可能な１（ＯＭ（リード・オン
リ・メモリ）を用いて実現できる。
５０は入力人、を出力Ａ、 に変換する回路で、ＡＮＤ
回路と排他的ＯＲ回路から成るランタム・ロジ、り回路
、又は既存のプログラム可能な１（ＯＭ（リード・オン
リ・メモリ）を用いて実現できる。
特に本実施例の場合、入力Ａ、と出力Ａ、がそれぞれ４
ビツトであるから回路５０は４ビ、ト・アドレス人力／
４ビ、ト出力（容量１６品×４ビ、ト）のＲ，ＯＭ を
個で実現できる。ＲＯＭを用いる集合にはＡ、をＢ・Ｏ
Ｍのアドレスに入力し、対応するアドレス・ロケーショ
ンにＡ、を格納しでおく。すなわｓ ｓｐ ち、アドレス入力がＡ、＝αの時はＡ、 ＝＝α を出
力し、アドレス入力が人、２００時はＡ、＝０を出力す
るようにＲＯＭをブーグラムしておけば良いつ十 例えはＡ、＝α＝（１０１０）ならばＡ、 ＝α ＝α
＝α＝（０１０１）であるから、１１・ＯＭ のアド
レス入力（１０１０）Ｋ対応する出力は（０１０１）で
ある。
ビツトであるから回路５０は４ビ、ト・アドレス人力／
４ビ、ト出力（容量１６品×４ビ、ト）のＲ，ＯＭ を
個で実現できる。ＲＯＭを用いる集合にはＡ、をＢ・Ｏ
Ｍのアドレスに入力し、対応するアドレス・ロケーショ
ンにＡ、を格納しでおく。すなわｓ ｓｐ ち、アドレス入力がＡ、＝αの時はＡ、 ＝＝α を出
力し、アドレス入力が人、２００時はＡ、＝０を出力す
るようにＲＯＭをブーグラムしておけば良いつ十 例えはＡ、＝α＝（１０１０）ならばＡ、 ＝α ＝α
＝α＝（０１０１）であるから、１１・ＯＭ のアド
レス入力（１０１０）Ｋ対応する出力は（０１０１）で
ある。
第５図は以上のように構成された入力Ａ、から出力Ａ、
への変換テーブルを示す。以上のように回路５０は
第５図の変換テーブルをＲ，ＯＭで実施することによっ
て構成される。
への変換テーブルを示す。以上のように回路５０は
第５図の変換テーブルをＲ，ＯＭで実施することによっ
て構成される。
第２図の回路５１は入力Ａ６とＡ、を出力Ａ０・Ａ、（
Ａ、とＡ、の積）に変換する回路で、ランダムロジ、り
回路又はＲＯＭ ｆ用いて実現できる。、ＲＯＭを用い
る場合、入力人。とＡ、がそれぞれ４ビ、ト、出力Ａ６
Ａ、が４ビ、トであることから８ピッドアＶレス入力／
４ビ、ト出力のＲＯＭで集塊できるつＡｏをＲ，ＯＮの
上位４ビツト・アドレスに、人１をＲＣ）Ｍの下位４ビ
、ト・アドレスに入力し、対応するアドレス・ロケーシ
ョンに積Ａ０・Ａ３に格納しておけば良い。第６図はこ
の）ＩＵＭのアドレスと出力の対応を示す図である。図
のよう一ヒアドレス人’ｐ ｌ
ｐ十式％式％ が出力される。又、Ａｏ又はＡ３のいづれか一方又は両
方が０ならばＡ０ム、＝０が出力される。以上のような
アドレスと出力の対応は、第３１に小すαｉとバイナリ
・ベクトル（ａＯａｌａ！ＬＢ）との対応表を用い構成
できる０例えは人、＝α＝（１０１０）。
Ａ、とＡ、の積）に変換する回路で、ランダムロジ、り
回路又はＲＯＭ ｆ用いて実現できる。、ＲＯＭを用い
る場合、入力人。とＡ、がそれぞれ４ビ、ト、出力Ａ６
Ａ、が４ビ、トであることから８ピッドアＶレス入力／
４ビ、ト出力のＲＯＭで集塊できるつＡｏをＲ，ＯＮの
上位４ビツト・アドレスに、人１をＲＣ）Ｍの下位４ビ
、ト・アドレスに入力し、対応するアドレス・ロケーシ
ョンに積Ａ０・Ａ３に格納しておけば良い。第６図はこ
の）ＩＵＭのアドレスと出力の対応を示す図である。図
のよう一ヒアドレス人’ｐ ｌ
ｐ十式％式％ が出力される。又、Ａｏ又はＡ３のいづれか一方又は両
方が０ならばＡ０ム、＝０が出力される。以上のような
アドレスと出力の対応は、第３１に小すαｉとバイナリ
・ベクトル（ａＯａｌａ！ＬＢ）との対応表を用い構成
できる０例えは人、＝α＝（１０１０）。
Ａｓ＝ａ＝（０１１１）ならばＡ６ ” Ａ４” ＝ａ
″＋２″＝αｓｏ＝α’＝（１０００）であるから、Ｂ
・ＯＭのアドレス入力Ａ、 ＝（１０１０） ＆’ｆｆ
Ａ、＝詩・’１１１） ＫｆｉＬｔ＆ａｌ力はＡｏ・人
、＝、（１０００）である。以上のように、ｆｆｌ ”
４の場合、回路５１は８ビ、ト＠７ドンス人力／４ビ
、ト・出力（容量２５６飴×４ビ、ト）の１’ｌＯ復亀
、 表できる。第２図における他のし絡、５２．
５３および５４も同様に構成できるのでこれ以上の説明
を要しない。
″＋２″＝αｓｏ＝α’＝（１０００）であるから、Ｂ
・ＯＭのアドレス入力Ａ、 ＝（１０１０） ＆’ｆｆ
Ａ、＝詩・’１１１） ＫｆｉＬｔ＆ａｌ力はＡｏ・人
、＝、（１０００）である。以上のように、ｆｆｌ ”
４の場合、回路５１は８ビ、ト＠７ドンス人力／４ビ
、ト・出力（容量２５６飴×４ビ、ト）の１’ｌＯ復亀
、 表できる。第２図における他のし絡、５２．
５３および５４も同様に構成できるのでこれ以上の説明
を要しない。
以上においてはｍ＝４の場合の実施例を説明したが、そ
の仲の場合、例え［ｍ＝５．６につい°Ｃも同様に実施
できる。
の仲の場合、例え［ｍ＝５．６につい°Ｃも同様に実施
できる。
以上の説明から分るように本発明の３ｘバイト誤り位置
、 ｔ＋ ｍ回９３は、比較的少ない回路銅で、かつ誤
り位眞方程式を立”Ｃずに直接的に３Ｊｉバイト誤りの
誤り位置を触読できるので本発明の目的を十分ＩＣ達成
できる。
、 ｔ＋ ｍ回９３は、比較的少ない回路銅で、かつ誤
り位眞方程式を立”Ｃずに直接的に３Ｊｉバイト誤りの
誤り位置を触読できるので本発明の目的を十分ＩＣ達成
できる。
第１図は本発明の３重バイト誤り位置＊ｍ回路のプロ、
り図、第２図は誤り位置判定回路のフロ、り図、第３図
はソ゛ロワ体ＯＢ“（２）の９！素とバイグリ・＝クト
２しとＪ′対応を乃・した図、第４図は・・乗算回路の
りｐ、り図、第５図は人力信号Ａ、を出力信号Ａ、に変
換するだめの対応を示した図、第６図は人力係号人、と
Ａ、を出力信号Ａ０・Ａ、に変換するための対応を示し
た図をそれぞれ示す。 図において、１〜１１は排他的、ＯＲ１回路、２０〜２
５はバイト・レジスタ、ｊＯ、３１、３２。 ３３．３４はそれぞれα 、α 、α 、α 、α 乗
算回路、４０は誤り位置判定回路、５０，５１゜５２．
５３．５４はそれぞれ’ｔ ｒ ＡＯＡｌ ｒ ＡＩ
Ａ４＋Ａｔ Ａ４ ＋ ＡＯＡｔ Ａ４生成回路、５５
は排他的（Ｊｌ（回路、５６社０検出回路をそれぞれボ
す。 ｗＪｊ図 第２図 ６ｎ 第３図 第４図
り図、第２図は誤り位置判定回路のフロ、り図、第３図
はソ゛ロワ体ＯＢ“（２）の９！素とバイグリ・＝クト
２しとＪ′対応を乃・した図、第４図は・・乗算回路の
りｐ、り図、第５図は人力信号Ａ、を出力信号Ａ、に変
換するだめの対応を示した図、第６図は人力係号人、と
Ａ、を出力信号Ａ０・Ａ、に変換するための対応を示し
た図をそれぞれ示す。 図において、１〜１１は排他的、ＯＲ１回路、２０〜２
５はバイト・レジスタ、ｊＯ、３１、３２。 ３３．３４はそれぞれα 、α 、α 、α 、α 乗
算回路、４０は誤り位置判定回路、５０，５１゜５２．
５３．５４はそれぞれ’ｔ ｒ ＡＯＡｌ ｒ ＡＩ
Ａ４＋Ａｔ Ａ４ ＋ ＡＯＡｔ Ａ４生成回路、５５
は排他的（Ｊｌ（回路、５６社０検出回路をそれぞれボ
す。 ｗＪｊ図 第２図 ６ｎ 第３図 第４図
Claims (1)
- 【特許請求の範囲】 任意の整数ｍで定義されるカロヮ体０Ｆ（２”）の原始
元αを用いて構成されるハイド誤り訂正符号のパリティ
検査行列 （ここでｎ＝２−１）に従って符号化された符号語から
、前記検査行列の第１行、２行、３行、４行、５行およ
び第６行に対応してシンドロームＳｅ ＋ Ｓｔ ＋
Ｓｍ ｔ Ｓｍ ＊ ８４ ｒ Ｅｔ ヒ８ ｇ ’Ｉ
ｔ 生ａ ｆ ルシ７ドローム生成回路と、前記シンド
ロームの間の排他的ＯＲＡ６ ＝８６Φ８１ 、 Ａ１
＝Ｓ１ｆＪ）Ｊ 、４−８．ΦＳ、。 Ａｓ”５ｓ６３Ｓ＋ オヨヒＡａ＝ｓ４ｅ８ｇ（但Ｌ、
ｅａ排他的ＯＲを示す）をとる排他的ＯＲ，回路と、前
記排他的ＯＲ・回路出力信号Ａ６ 、 Ａ４ 、 Ａ２
、 ＡＩ およびＡ、に関してＡ、■ＡｏＡｓ ｅ
Ａ＋ Ａ４ΦＡ、Ａ、 Ａ、＝ ０を検出することによ
って誤り位置を求める誤り位置判定回路から構成される
３重バイト誤り位置解読回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106452A JPS58222353A (ja) | 1982-06-21 | 1982-06-21 | ３重バイト誤り位置解読回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106452A JPS58222353A (ja) | 1982-06-21 | 1982-06-21 | ３重バイト誤り位置解読回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222353A true JPS58222353A (ja) | 1983-12-24 |
Family
ID=14433989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106452A Pending JPS58222353A (ja) | 1982-06-21 | 1982-06-21 | ３重バイト誤り位置解読回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338496A2 (en) * | 1988-04-20 | 1989-10-25 | Sanyo Electric Co., Ltd. | Method and circuit for detecting data error |
-
1982
- 1982-06-21 JP JP57106452A patent/JPS58222353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338496A2 (en) * | 1988-04-20 | 1989-10-25 | Sanyo Electric Co., Ltd. | Method and circuit for detecting data error |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114938B1 (en) | On-the-fly multibyte error correction | |
| Ramabadran et al. | A tutorial on CRC computations | |
| JP2001502153A (ja) | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ | |
| JPS63244935A (ja) | 誤り検出訂正方法とシステム | |
| WO2000057561A1 (en) | Pipelined high speed reed-solomon error/erasure decoder | |
| WO1997000559A1 (en) | Dedicated alu architecture for 10-bit reed-solomon error correction module | |
| Parvathi et al. | FPGA based design and implementation of Reed-Solomon encoder & decoder for error detection and correction | |
| JPS6316929B2 (ja) | ||
| JPS59151246A (ja) | エンコ−ダ検査装置 | |
| JP6069690B2 (ja) | 演算回路及び演算回路の制御方法 | |
| JPS58222353A (ja) | ３重バイト誤り位置解読回路 | |
| KR100281946B1 (ko) | 신드롬 계산 장치 | |
| Borowik et al. | Theory of digital automata | |
| CN1773864B (zh) | 一种纠错能力为2的扩展里德—所罗门码的译码方法 | |
| WO1994015406A1 (en) | Method of and circuit for correcting errors | |
| Shayan et al. | Design of Reed-Solomon (16, 12) codec for north American advanced train control system | |
| JPS6217256B2 (ja) | ||
| Umanesan et al. | Parallel decoding cyclic burst error correcting codes | |
| JPH06276106A (ja) | 誤り訂正復号装置 | |
| JPS58144952A (ja) | ２重バイト誤り訂正回路 | |
| JP2000295116A (ja) | 誤り修正符号化方法 | |
| US20180131388A1 (en) | Method of arrangement of an algorithm in cyclic redundancy check | |
| JPS59128650A (ja) | 高速バイト誤り訂正回路 | |
| KR100245611B1 (ko) | 단일 에러 감지 회로 및 정정 회로 | |
| JPS5815352A (ja) | ３誤り訂正符号復号方式 |