JPS58220524A - 信号切換装置 - Google Patents

信号切換装置

Info

Publication number
JPS58220524A
JPS58220524A JP10505282A JP10505282A JPS58220524A JP S58220524 A JPS58220524 A JP S58220524A JP 10505282 A JP10505282 A JP 10505282A JP 10505282 A JP10505282 A JP 10505282A JP S58220524 A JPS58220524 A JP S58220524A
Authority
JP
Japan
Prior art keywords
transistor
signal
output
supply voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10505282A
Other languages
English (en)
Other versions
JPH0312487B2 (ja
Inventor
Juichi Hayashi
林 重一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10505282A priority Critical patent/JPS58220524A/ja
Publication of JPS58220524A publication Critical patent/JPS58220524A/ja
Publication of JPH0312487B2 publication Critical patent/JPH0312487B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、信号切換装置に関するものである。
第1図は従来の信号切換装置を示す回路図であり、1a
、1bは第1.第2のトランジスタ、2g+2bはエミ
ッタ帰還抵抗器、3は第1の定電流源、4は負荷抵抗器
であり、以上で差動増幅回路5を構成する。
6m、6bはバイアス抵抗器、7は第1の信号入力端子
、8は固定バイアス電圧供給端子、9は第1の電源電圧
供給端子である。また、10a、10bはM3.第4の
トランジスタ、11は第2の定電流源であり、これらで
信号切換回路な構成する。
12は第2の信号入力端子、13は出力端子、14は第
2の電源電圧供給端子である。
次に第1図の従来の信号切換装置の動作について説明す
る。第1の信号入力端子7に加えられる信号を信号S1
.第2の信号入力端子12tC加えられる信号を信号S
、とする。この装置においては、第1の電源電圧供給端
子9には常時電源電圧が印加され、第1の信号入力端子
7には信号S。
が常時加えられている。また、第2の電源電圧供給端子
14には電源電圧が印加される時と印加されない時とが
あり、電源電圧が印加される時には第2の信号入力端子
12に信号S2が加えられるが、電源電圧が印加されな
い時には第2の信号入力端子12には信号S、が加えら
れず、第2の信号入力端子12は接地電位になっている
。そして、第2の信号入力端子12に信号S2が加えら
れている時には、第4のトランジスター0bのベースに
おける信号S龜の最低電位は第3のトランジスタ10a
のベースに出力されている信号S、の最高電位よりも必
ず高くなるように構成されている。
そのため、第2の電源電圧供給端子14に電源電圧が印
加されてい7.cい時には、第3のトランジスタ10a
のベース電位の方が第4のトランジスター0bのベース
電位よりも必ず高いため出力端子13に信号S、が出力
され(以下、信号S、出力時と呼ぶことにする)、第2
の電源電圧供給端子14に電源電圧が印加されている時
には、第4のトラ:・・、。
ンジスタ10bのベース電位の万が第3のトランジスタ
10aのベース電位よりも必ず高いため出力端子13に
信号S、が出力される(以下、信号S、出力時と呼ぶこ
とにする)。
以上のように、この装置においては、第2の電源電圧供
給端子14に電源電圧な印加するかしないかにより出力
端子13に現われる信号が切り換えられるのであるが、
信号S、出力時には第4のトランジスタ10bのベース
における信号S、の最低電位は第3のトランジスタ10
aのベースに出力され℃いる信号S1の最高電位よりも
必ず高−くなければならないという条件があるため、差
動増幅回路5の出力ダイナミックレンジが制限されてし
まうという欠点がある。
この発明は、上記のような従来の信号切換装置の欠点を
除去するためになされkものであり、差動増幅回路の出
力ダイナミックレンジが゛第4のトランジスタのベース
罠おける信号の最低電位によって制限されるのを軽減す
るような信号切換装置乞提供すること乞目的としている
。以下、この発明について説明する。
第2図はこの発明の一実施例を示すものである。
この図において、15は前記第1.第2のトランジスタ
1i、lbと共に差動的に動作する第5のトランジスタ
、16は差動増幅回路制御端子であり、その他は第1図
と同じである。
次にこの実施例の動作について説明する。差動増幅回路
制御端子16に印加される電位は、第2の電源電圧供給
端子14に電源電圧が印加される時と印加されない時と
で変わり、電源電圧が印加される時には第1の定電流源
3の電流の一部または全部が第5のトランジスタ15を
流れるよった電位が与えられ、一方、電源電圧が印加さ
れない時には第5のトランジスタ15が第1.第2のト
ランジスタ1a、Ibに対して十分カットオフするよう
な電位が与えられる。この実施例の出力端子13に出力
される信号を切り換える方法は従来装置と同様である。
すなわち、第2の電源電圧供給端子14に電源電圧が印
加されていない時には出力端子13に信号S1が出力さ
れ、第2の電源電圧供給端子14に電源電圧が印加され
ている時は出力端子13に信号Stが出力される。そし
て、信号S、出力時は第5のトランジスタ15がカント
オフしているため、従来装置と動作は全く同一である。
一方、信号S、出力時は第1の定電流源3の電流の一部
または全部が第5のトランジスタ15を通して流れるた
め、従来装置と比べて第5のトランジスタ15を通して
流れる電流による負荷抵抗器4の電圧降下分だけ第3の
トランジスタIQaのベースの最高電位が低くなる。従
って、その分だけ差動増幅回路5の出力ダイナミックレ
ンジを広くすることができる。
なお、上記の説明においては、第1の信号入力端子7に
常時信号S、が加えられているとしたが、信号S、出力
時に信号S、が加えられていなくとも同様の効果があり
、また、信号S1出力時には第4のトランジスタ10b
のベース電位は接地電位になっているとしたが、接地電
位になっていな(ても、第3のトランジスタ10aのベ
ースの最低電位よりも低〜・電位であれば同様の効果が
ある。
また、上記の実施例で用いた各トランジスタはNPN)
ランジスタであったが、この代わりにPNPトランジス
タ等の素子を用いることもできることは言うまでもない
以上詳細に説明したように、この発明の信号切換装置に
よれば、第4のトランジスタの信号の出力時に第1の定
電流源の電流の一部または全部を第5のトランジスタ7
通して流してやることにより、差動増幅回路の出力ダイ
ナミックレンジが、第4のトランジスタの信号出力時の
第4のトランジスタのベースにおける信号の最低電位に
より制限されるのを軽減することができ、条件によって
は全く制限されないようにすることが可能になる。
また、差動増幅回路制御端子に印加する電位は、第2の
電源電圧供給端子に印加される電圧を抵抗分割すること
等により作ることができ、素子数の増加も少ない等の利
点がある。
【図面の簡単な説明】
第1図は従来の信号切換装置を示す回路図、第2図はこ
の発明の一実施例を示す回路図である。 。や、la、1b4よ晶;・1.□2.vL57)7−
.1.3は第1の定電流源、4は負荷抵抗器、5は差動
増幅回路、1は第1の信号入力端子、10a、10bは
第3.第4のトランジスタ、11は第2の定電流源、1
2は第2の信号入力端子、13は出力端子、15は第5
のトランジスタ、16は差動増幅回路制御端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 葛野信−(外1名) 手続補正書(自発) 特許庁長官殿 1、事件の表示    特願昭57−105052号2
、発明の名称    信号切換装置 3、補正をする者 、代表者片山仁へ部 4、代理人 第1の信号入力端子、第1.第2のトランジスタ、およ
び第1crl流源、および負荷抵抗器とからなる差動増
幅回路と;ベースに前記差動増幅回路の出力が加えられ
ている第3のトランジスタと、エミッタが前記第3のト
ランジスタのエミッタと第2Ω!流源と出力端子に接続
され、ベースが第2の信号入力端子となっている第4の
トランジスタとを備え;さらにエミッタが前記第1(7
)’を流源に接続され、コレクタが前記負荷抵抗器に接
続され、ベース電位を制御することにより前記差動増幅
回路の出力ダイナミックレンジを広くする終5co)ラ
ンジスタを設けたことを特徴とする信号切換装置。 し 5、補正の対象 明細書の特許請求の範囲の欄9発明の詳細な説明の欄1
図面の簡単な説明の欄および図面6、補正の内容 (1)明細書の特許請求の範囲を別紙のように補正する
。 (2)明細書第2頁2行、第5頁7行、第6頁1行、第
7頁3行、18行の「第1の定電流源」を、いずれも「
第1の電流源」と補正する。 (3)同じく第2頁8〜9行、第7〜8頁20〜1行め
「第2の定電流源」を、いずれも「第2の電流源Jと補
正する。 (4)同じく第6頁lO行の「常時信号S2Jを、「常
時信号S+J と補正する。 (5)同じく第6頁11−12行の「加えられていなく
とも」を、「加えられていなくても」と補正する。 (8)図面の第2図を別紙のように補正する。 以上 第2図

Claims (1)

    【特許請求の範囲】
  1. 第1の信号入力端子、第1.第2のトランジスタ、およ
    び第1の定電流源、および負荷抵抗器とからなる差動増
    幅回路と;ベースに前記差動増幅回路の出力が加えられ
    ている第3のトランジスタと、エミッタが前記第3のト
    ランジスタのエミッタと第2の定電流源と出力端子に接
    続され、ベースが第2の信号入力端子となっている第4
    のトランジスタとを備え;さらにエミッタが前記第1の
    定電流源に接続され、コレクタが前記負荷抵抗器に接続
    され、ベース電位を制御することにより前記差動増幅回
    路の出力ダイナミックレンジを広(するトランジスタを
    設けたことン特徴とする信号切換装置。
JP10505282A 1982-06-16 1982-06-16 信号切換装置 Granted JPS58220524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10505282A JPS58220524A (ja) 1982-06-16 1982-06-16 信号切換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10505282A JPS58220524A (ja) 1982-06-16 1982-06-16 信号切換装置

Publications (2)

Publication Number Publication Date
JPS58220524A true JPS58220524A (ja) 1983-12-22
JPH0312487B2 JPH0312487B2 (ja) 1991-02-20

Family

ID=14397211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10505282A Granted JPS58220524A (ja) 1982-06-16 1982-06-16 信号切換装置

Country Status (1)

Country Link
JP (1) JPS58220524A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102208688B1 (ko) * 2020-07-23 2021-01-28 주식회사 어반베이스 데이터 증강 기반 사물 분석 모델 학습 장치 및 방법
KR102234609B1 (ko) * 2020-07-23 2021-04-02 주식회사 어반베이스 이미지 데이터베이스 분석 기반 상품 추천 장치

Also Published As

Publication number Publication date
JPH0312487B2 (ja) 1991-02-20

Similar Documents

Publication Publication Date Title
US4004242A (en) Apparatus for supplying symmetrically limited bidirectional signal currents
US4951003A (en) Differential transconductance circuit
JP2001522566A (ja) 直線性と帯域幅が改善された可変利得増幅器
US4399398A (en) Voltage reference circuit with feedback circuit
US3855540A (en) Push-pull transistor amplifier with driver circuits providing over-current protection
US4958122A (en) Current source regulator
JP2877315B2 (ja) 低周波増幅器のための集積可能なab級出力段
US3887880A (en) Bias circuitry for stacked transistor power amplifier stages
JPS58220524A (ja) 信号切換装置
JP2542623B2 (ja) カレントミラ−回路
JP2533201B2 (ja) Am検波回路
US4851759A (en) Unity-gain current-limiting circuit
US4075575A (en) Input stage for fast-slewing amplifier
EP0611105B1 (en) Current source
JPH03136112A (ja) 安定化電源回路
JP3255226B2 (ja) 電圧制御増幅器
US4980650A (en) Current amplifier
JP2702271B2 (ja) 電源回路
JPS6126846B2 (ja)
JPS59139710A (ja) 演算増幅回路
JP3349334B2 (ja) 差動増幅器
JPH062337Y2 (ja) Alc回路
EP0803975B1 (en) Power stage, particularly for an operational amplifier
JPH0786843A (ja) 増幅回路
JPH0828617B2 (ja) 半導体増幅回路