JPS58220524A - 信号切換装置 - Google Patents
信号切換装置Info
- Publication number
- JPS58220524A JPS58220524A JP10505282A JP10505282A JPS58220524A JP S58220524 A JPS58220524 A JP S58220524A JP 10505282 A JP10505282 A JP 10505282A JP 10505282 A JP10505282 A JP 10505282A JP S58220524 A JPS58220524 A JP S58220524A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- output
- supply voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、信号切換装置に関するものである。
第１図は従来の信号切換装置を示す回路図であり、１ａ
、１ｂは第１．第２のトランジスタ、２ｇ＋２ｂはエミ
ッタ帰還抵抗器、３は第１の定電流源、４は負荷抵抗器
であり、以上で差動増幅回路５を構成する。
、１ｂは第１．第２のトランジスタ、２ｇ＋２ｂはエミ
ッタ帰還抵抗器、３は第１の定電流源、４は負荷抵抗器
であり、以上で差動増幅回路５を構成する。
６ｍ、６ｂはバイアス抵抗器、７は第１の信号入力端子
、８は固定バイアス電圧供給端子、９は第１の電源電圧
供給端子である。また、１０ａ、１０ｂはＭ３．第４の
トランジスタ、１１は第２の定電流源であり、これらで
信号切換回路な構成する。
、８は固定バイアス電圧供給端子、９は第１の電源電圧
供給端子である。また、１０ａ、１０ｂはＭ３．第４の
トランジスタ、１１は第２の定電流源であり、これらで
信号切換回路な構成する。
１２は第２の信号入力端子、１３は出力端子、１４は第
２の電源電圧供給端子である。
２の電源電圧供給端子である。
次に第１図の従来の信号切換装置の動作について説明す
る。第１の信号入力端子７に加えられる信号を信号Ｓ１
．第２の信号入力端子１２ｔＣ加えられる信号を信号Ｓ
、とする。この装置においては、第１の電源電圧供給端
子９には常時電源電圧が印加され、第１の信号入力端子
７には信号Ｓ。
る。第１の信号入力端子７に加えられる信号を信号Ｓ１
．第２の信号入力端子１２ｔＣ加えられる信号を信号Ｓ
、とする。この装置においては、第１の電源電圧供給端
子９には常時電源電圧が印加され、第１の信号入力端子
７には信号Ｓ。
が常時加えられている。また、第２の電源電圧供給端子
１４には電源電圧が印加される時と印加されない時とが
あり、電源電圧が印加される時には第２の信号入力端子
１２に信号Ｓ２が加えられるが、電源電圧が印加されな
い時には第２の信号入力端子１２には信号Ｓ、が加えら
れず、第２の信号入力端子１２は接地電位になっている
。そして、第２の信号入力端子１２に信号Ｓ２が加えら
れている時には、第４のトランジスター０ｂのベースに
おける信号Ｓ龜の最低電位は第３のトランジスタ１０ａ
のベースに出力されている信号Ｓ、の最高電位よりも必
ず高くなるように構成されている。
１４には電源電圧が印加される時と印加されない時とが
あり、電源電圧が印加される時には第２の信号入力端子
１２に信号Ｓ２が加えられるが、電源電圧が印加されな
い時には第２の信号入力端子１２には信号Ｓ、が加えら
れず、第２の信号入力端子１２は接地電位になっている
。そして、第２の信号入力端子１２に信号Ｓ２が加えら
れている時には、第４のトランジスター０ｂのベースに
おける信号Ｓ龜の最低電位は第３のトランジスタ１０ａ
のベースに出力されている信号Ｓ、の最高電位よりも必
ず高くなるように構成されている。
そのため、第２の電源電圧供給端子１４に電源電圧が印
加されてい７．ｃい時には、第３のトランジスタ１０ａ
のベース電位の方が第４のトランジスター０ｂのベース
電位よりも必ず高いため出力端子１３に信号Ｓ、が出力
され（以下、信号Ｓ、出力時と呼ぶことにする）、第２
の電源電圧供給端子１４に電源電圧が印加されている時
には、第４のトラ：・・、。
加されてい７．ｃい時には、第３のトランジスタ１０ａ
のベース電位の方が第４のトランジスター０ｂのベース
電位よりも必ず高いため出力端子１３に信号Ｓ、が出力
され（以下、信号Ｓ、出力時と呼ぶことにする）、第２
の電源電圧供給端子１４に電源電圧が印加されている時
には、第４のトラ：・・、。
ンジスタ１０ｂのベース電位の万が第３のトランジスタ
１０ａのベース電位よりも必ず高いため出力端子１３に
信号Ｓ、が出力される（以下、信号Ｓ、出力時と呼ぶこ
とにする）。
１０ａのベース電位よりも必ず高いため出力端子１３に
信号Ｓ、が出力される（以下、信号Ｓ、出力時と呼ぶこ
とにする）。
以上のように、この装置においては、第２の電源電圧供
給端子１４に電源電圧な印加するかしないかにより出力
端子１３に現われる信号が切り換えられるのであるが、
信号Ｓ、出力時には第４のトランジスタ１０ｂのベース
における信号Ｓ、の最低電位は第３のトランジスタ１０
ａのベースに出力され℃いる信号Ｓ１の最高電位よりも
必ず高−くなければならないという条件があるため、差
動増幅回路５の出力ダイナミックレンジが制限されてし
まうという欠点がある。
給端子１４に電源電圧な印加するかしないかにより出力
端子１３に現われる信号が切り換えられるのであるが、
信号Ｓ、出力時には第４のトランジスタ１０ｂのベース
における信号Ｓ、の最低電位は第３のトランジスタ１０
ａのベースに出力され℃いる信号Ｓ１の最高電位よりも
必ず高−くなければならないという条件があるため、差
動増幅回路５の出力ダイナミックレンジが制限されてし
まうという欠点がある。
この発明は、上記のような従来の信号切換装置の欠点を
除去するためになされｋものであり、差動増幅回路の出
力ダイナミックレンジが゛第４のトランジスタのベース
罠おける信号の最低電位によって制限されるのを軽減す
るような信号切換装置乞提供すること乞目的としている
。以下、この発明について説明する。
除去するためになされｋものであり、差動増幅回路の出
力ダイナミックレンジが゛第４のトランジスタのベース
罠おける信号の最低電位によって制限されるのを軽減す
るような信号切換装置乞提供すること乞目的としている
。以下、この発明について説明する。
第２図はこの発明の一実施例を示すものである。
この図において、１５は前記第１．第２のトランジスタ
１ｉ、ｌｂと共に差動的に動作する第５のトランジスタ
、１６は差動増幅回路制御端子であり、その他は第１図
と同じである。
１ｉ、ｌｂと共に差動的に動作する第５のトランジスタ
、１６は差動増幅回路制御端子であり、その他は第１図
と同じである。
次にこの実施例の動作について説明する。差動増幅回路
制御端子１６に印加される電位は、第２の電源電圧供給
端子１４に電源電圧が印加される時と印加されない時と
で変わり、電源電圧が印加される時には第１の定電流源
３の電流の一部または全部が第５のトランジスタ１５を
流れるよった電位が与えられ、一方、電源電圧が印加さ
れない時には第５のトランジスタ１５が第１．第２のト
ランジスタ１ａ、Ｉｂに対して十分カットオフするよう
な電位が与えられる。この実施例の出力端子１３に出力
される信号を切り換える方法は従来装置と同様である。
制御端子１６に印加される電位は、第２の電源電圧供給
端子１４に電源電圧が印加される時と印加されない時と
で変わり、電源電圧が印加される時には第１の定電流源
３の電流の一部または全部が第５のトランジスタ１５を
流れるよった電位が与えられ、一方、電源電圧が印加さ
れない時には第５のトランジスタ１５が第１．第２のト
ランジスタ１ａ、Ｉｂに対して十分カットオフするよう
な電位が与えられる。この実施例の出力端子１３に出力
される信号を切り換える方法は従来装置と同様である。
すなわち、第２の電源電圧供給端子１４に電源電圧が印
加されていない時には出力端子１３に信号Ｓ１が出力さ
れ、第２の電源電圧供給端子１４に電源電圧が印加され
ている時は出力端子１３に信号Ｓｔが出力される。そし
て、信号Ｓ、出力時は第５のトランジスタ１５がカント
オフしているため、従来装置と動作は全く同一である。
加されていない時には出力端子１３に信号Ｓ１が出力さ
れ、第２の電源電圧供給端子１４に電源電圧が印加され
ている時は出力端子１３に信号Ｓｔが出力される。そし
て、信号Ｓ、出力時は第５のトランジスタ１５がカント
オフしているため、従来装置と動作は全く同一である。
一方、信号Ｓ、出力時は第１の定電流源３の電流の一部
または全部が第５のトランジスタ１５を通して流れるた
め、従来装置と比べて第５のトランジスタ１５を通して
流れる電流による負荷抵抗器４の電圧降下分だけ第３の
トランジスタＩＱａのベースの最高電位が低くなる。従
って、その分だけ差動増幅回路５の出力ダイナミックレ
ンジを広くすることができる。
または全部が第５のトランジスタ１５を通して流れるた
め、従来装置と比べて第５のトランジスタ１５を通して
流れる電流による負荷抵抗器４の電圧降下分だけ第３の
トランジスタＩＱａのベースの最高電位が低くなる。従
って、その分だけ差動増幅回路５の出力ダイナミックレ
ンジを広くすることができる。
なお、上記の説明においては、第１の信号入力端子７に
常時信号Ｓ、が加えられているとしたが、信号Ｓ、出力
時に信号Ｓ、が加えられていなくとも同様の効果があり
、また、信号Ｓ１出力時には第４のトランジスタ１０ｂ
のベース電位は接地電位になっているとしたが、接地電
位になっていな（ても、第３のトランジスタ１０ａのベ
ースの最低電位よりも低〜・電位であれば同様の効果が
ある。
常時信号Ｓ、が加えられているとしたが、信号Ｓ、出力
時に信号Ｓ、が加えられていなくとも同様の効果があり
、また、信号Ｓ１出力時には第４のトランジスタ１０ｂ
のベース電位は接地電位になっているとしたが、接地電
位になっていな（ても、第３のトランジスタ１０ａのベ
ースの最低電位よりも低〜・電位であれば同様の効果が
ある。
また、上記の実施例で用いた各トランジスタはＮＰＮ）
ランジスタであったが、この代わりにＰＮＰトランジス
タ等の素子を用いることもできることは言うまでもない
。
ランジスタであったが、この代わりにＰＮＰトランジス
タ等の素子を用いることもできることは言うまでもない
。
以上詳細に説明したように、この発明の信号切換装置に
よれば、第４のトランジスタの信号の出力時に第１の定
電流源の電流の一部または全部を第５のトランジスタ７
通して流してやることにより、差動増幅回路の出力ダイ
ナミックレンジが、第４のトランジスタの信号出力時の
第４のトランジスタのベースにおける信号の最低電位に
より制限されるのを軽減することができ、条件によって
は全く制限されないようにすることが可能になる。
よれば、第４のトランジスタの信号の出力時に第１の定
電流源の電流の一部または全部を第５のトランジスタ７
通して流してやることにより、差動増幅回路の出力ダイ
ナミックレンジが、第４のトランジスタの信号出力時の
第４のトランジスタのベースにおける信号の最低電位に
より制限されるのを軽減することができ、条件によって
は全く制限されないようにすることが可能になる。
また、差動増幅回路制御端子に印加する電位は、第２の
電源電圧供給端子に印加される電圧を抵抗分割すること
等により作ることができ、素子数の増加も少ない等の利
点がある。
電源電圧供給端子に印加される電圧を抵抗分割すること
等により作ることができ、素子数の増加も少ない等の利
点がある。
第１図は従来の信号切換装置を示す回路図、第２図はこ
の発明の一実施例を示す回路図である。 。や、ｌａ、１ｂ４よ晶；・１．□２．ｖＬ５７）７−
．１．３は第１の定電流源、４は負荷抵抗器、５は差動
増幅回路、１は第１の信号入力端子、１０ａ、１０ｂは
第３．第４のトランジスタ、１１は第２の定電流源、１
２は第２の信号入力端子、１３は出力端子、１５は第５
のトランジスタ、１６は差動増幅回路制御端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 葛野信−（外１名） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１０５０５２号２
、発明の名称 信号切換装置 ３、補正をする者 、代表者片山仁へ部 ４、代理人 第１の信号入力端子、第１．第２のトランジスタ、およ
び第１ｃｒｌ流源、および負荷抵抗器とからなる差動増
幅回路と；ベースに前記差動増幅回路の出力が加えられ
ている第３のトランジスタと、エミッタが前記第３のト
ランジスタのエミッタと第２Ω！流源と出力端子に接続
され、ベースが第２の信号入力端子となっている第４の
トランジスタとを備え；さらにエミッタが前記第１（７
）’を流源に接続され、コレクタが前記負荷抵抗器に接
続され、ベース電位を制御することにより前記差動増幅
回路の出力ダイナミックレンジを広くする終５ｃｏ）ラ
ンジスタを設けたことを特徴とする信号切換装置。 し ５、補正の対象 明細書の特許請求の範囲の欄９発明の詳細な説明の欄１
図面の簡単な説明の欄および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第２頁２行、第５頁７行、第６頁１行、第
７頁３行、１８行の「第１の定電流源」を、いずれも「
第１の電流源」と補正する。 （３）同じく第２頁８〜９行、第７〜８頁２０〜１行め
「第２の定電流源」を、いずれも「第２の電流源Ｊと補
正する。 （４）同じく第６頁ｌＯ行の「常時信号Ｓ２Ｊを、「常
時信号Ｓ＋Ｊ と補正する。 （５）同じく第６頁１１−１２行の「加えられていなく
とも」を、「加えられていなくても」と補正する。 （８）図面の第２図を別紙のように補正する。 以上 第２図
の発明の一実施例を示す回路図である。 。や、ｌａ、１ｂ４よ晶；・１．□２．ｖＬ５７）７−
．１．３は第１の定電流源、４は負荷抵抗器、５は差動
増幅回路、１は第１の信号入力端子、１０ａ、１０ｂは
第３．第４のトランジスタ、１１は第２の定電流源、１
２は第２の信号入力端子、１３は出力端子、１５は第５
のトランジスタ、１６は差動増幅回路制御端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 葛野信−（外１名） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１０５０５２号２
、発明の名称 信号切換装置 ３、補正をする者 、代表者片山仁へ部 ４、代理人 第１の信号入力端子、第１．第２のトランジスタ、およ
び第１ｃｒｌ流源、および負荷抵抗器とからなる差動増
幅回路と；ベースに前記差動増幅回路の出力が加えられ
ている第３のトランジスタと、エミッタが前記第３のト
ランジスタのエミッタと第２Ω！流源と出力端子に接続
され、ベースが第２の信号入力端子となっている第４の
トランジスタとを備え；さらにエミッタが前記第１（７
）’を流源に接続され、コレクタが前記負荷抵抗器に接
続され、ベース電位を制御することにより前記差動増幅
回路の出力ダイナミックレンジを広くする終５ｃｏ）ラ
ンジスタを設けたことを特徴とする信号切換装置。 し ５、補正の対象 明細書の特許請求の範囲の欄９発明の詳細な説明の欄１
図面の簡単な説明の欄および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第２頁２行、第５頁７行、第６頁１行、第
７頁３行、１８行の「第１の定電流源」を、いずれも「
第１の電流源」と補正する。 （３）同じく第２頁８〜９行、第７〜８頁２０〜１行め
「第２の定電流源」を、いずれも「第２の電流源Ｊと補
正する。 （４）同じく第６頁ｌＯ行の「常時信号Ｓ２Ｊを、「常
時信号Ｓ＋Ｊ と補正する。 （５）同じく第６頁１１−１２行の「加えられていなく
とも」を、「加えられていなくても」と補正する。 （８）図面の第２図を別紙のように補正する。 以上 第２図
Claims (1)
- 第１の信号入力端子、第１．第２のトランジスタ、およ
び第１の定電流源、および負荷抵抗器とからなる差動増
幅回路と；ベースに前記差動増幅回路の出力が加えられ
ている第３のトランジスタと、エミッタが前記第３のト
ランジスタのエミッタと第２の定電流源と出力端子に接
続され、ベースが第２の信号入力端子となっている第４
のトランジスタとを備え；さらにエミッタが前記第１の
定電流源に接続され、コレクタが前記負荷抵抗器に接続
され、ベース電位を制御することにより前記差動増幅回
路の出力ダイナミックレンジを広（するトランジスタを
設けたことン特徴とする信号切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505282A JPS58220524A (ja) | 1982-06-16 | 1982-06-16 | 信号切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505282A JPS58220524A (ja) | 1982-06-16 | 1982-06-16 | 信号切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58220524A true JPS58220524A (ja) | 1983-12-22 |
| JPH0312487B2 JPH0312487B2 (ja) | 1991-02-20 |
Family
ID=14397211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10505282A Granted JPS58220524A (ja) | 1982-06-16 | 1982-06-16 | 信号切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220524A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102208688B1 (ko) * | 2020-07-23 | 2021-01-28 | 주식회사 어반베이스 | 데이터 증강 기반 사물 분석 모델 학습 장치 및 방법 |
| KR102234609B1 (ko) * | 2020-07-23 | 2021-04-02 | 주식회사 어반베이스 | 이미지 데이터베이스 분석 기반 상품 추천 장치 |
-
1982
- 1982-06-16 JP JP10505282A patent/JPS58220524A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312487B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004242A (en) | Apparatus for supplying symmetrically limited bidirectional signal currents | |
| US4951003A (en) | Differential transconductance circuit | |
| JP2001522566A (ja) | 直線性と帯域幅が改善された可変利得増幅器 | |
| US4399398A (en) | Voltage reference circuit with feedback circuit | |
| US3855540A (en) | Push-pull transistor amplifier with driver circuits providing over-current protection | |
| US4958122A (en) | Current source regulator | |
| JP2877315B2 (ja) | 低周波増幅器のための集積可能なａｂ級出力段 | |
| US3887880A (en) | Bias circuitry for stacked transistor power amplifier stages | |
| JPS58220524A (ja) | 信号切換装置 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| EP0611105B1 (en) | Current source | |
| JPH03136112A (ja) | 安定化電源回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| US4980650A (en) | Current amplifier | |
| JP2702271B2 (ja) | 電源回路 | |
| JPS6126846B2 (ja) | ||
| JPS59139710A (ja) | 演算増幅回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH062337Y2 (ja) | Ａｌｃ回路 | |
| EP0803975B1 (en) | Power stage, particularly for an operational amplifier | |
| JPH0786843A (ja) | 増幅回路 | |
| JPH0828617B2 (ja) | 半導体増幅回路 |