JPS58219829A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアンド・アレイ及びオア・アレイから成る論理
アレイのテスト方法に関するものである。

よく知られているように、このような論理プレイはデジ
タル・コンビエータのインストラクション・デコーダ及
び論理回路などに数多く使用されている。特にプログラ
ム可能であれば、これはＰＬＡ　（Ｐｒｏｇｒａｍｍａ
ｂｌｅ　Ｌｏｇｉｃ　Ａｒｒａｙ）と呼ばれている。

との論理アレイを第１図を参照して説明すると、まず論
理アレイはアンド・アレイ３−１及びオア・アレイ３−
２から成シ、２進入力変数（Ａ、Ａ、Ｂ。

Ｂ、Ｃ，Ｃ）はアンド・アレイ３−１の行線に印加され
、その出力線はオアｅアレイ３−２の入力線になってい
る。オア畳アレイ３−２の出力線は関数線と呼ばれ、２
進入力変数の積和形で表わされる。

この論理アレイをコンピュータのインストラクション・
デコーダに使用すれば、命令の２進操作信号を論理アレ
イに入力し、特定の出力信号によリゾ−タフローを制御
することが可能である。

従来の使用方法について第２図を参照して詐、明する。

１は双方向性バスドライバー、２はインストラクション
拳レジスタ、３は論理プレイ（３−１はアンド・アレイ
、３−２はオア・アレイ）、４は命令実行部であシ、ａ
は内部データバス、ｂは内部データバスａと実行部４と
も接続しているデータバス、Ｃは外部メモリ、１１０を
接続している外部データバス、ｄはインストラクション
・レジスタ２進変数線、ｅは論理アレイ３の出力信号で
ある。

外部メモリの内容をインクリメントする命令を例にして
動作説明を行なう。

まず第１のタイミング（Ｔ１）では外部メモリから外部
データバスＣ１双方向性バスドライバー１及び内部デー
タバスａを介して命令コードをインストラクション・レ
ジスタ２にフェッチする。次のタイミング（Ｔ２）では
この命令コードを論理アレイ３にてデコードする。

第３のタイミング（Ｔ３）では論理アレイ３の出力信号
ｅのうち特定の出力信号がアクティブ状態になシ、外部
メモリから実行部４ヘデータが転送される。第４のタイ
ミング（Ｔ４）は前記データを演算器にてインクリメン
トする。最後のタイミング（Ｔ５）ｉｔ］Ｉｆｆ記演算
結果全データバスト１内部データバスａ及び外部データ
バスＣを介して外部メモリに格納される。この５つのタ
イミングにて外部メモリのインクリメント命令が終了し
、次のＴ１タイミングにて次の命令がフェッチされる。

以上述べたよう表従来の方法では論理プレイが正常に動
作しているか否かをテストするのには命令を実行させ、
その実行結果を調べることによりテストするしか方法が
ない。との従来のテスト方法では論理アレイを完全にテ
ストするには命令の組合せを色々変える必要がアシ、さ
らにその命令が正常に実行し、その他のハードウェアに
悪影―を及１丁していない事を確認するにはさらに多数
の命令を実行させて確望しなければならない。

これを実施するには設計者が各種ハードウェアを考慮し
て命令の順序及び組合せを考えてテストし々ければなら
ない。また、論理プレイの規模が大きくなるとこの順序
及び組合せが非常に多くなり、実行させる命令数及び時
間が大幅に増大するので従来のテスト方法では論理アレ
イも完全にテストすることは事実上不可能であった。

本発明の目的は上記欠点を除去し、論理プレイを組織的
に且つ完全にテストすることにある。

本発明に従えば、論理アレイの出力信号を直接外部に出
力することができるので、論理プレイを独立したハード
ウェアと見なし組織的に且つ完全にテストできる。言い
換えれば、論理アレイの入出力線の有効な組合せだけで
なく、すべての組合せについて容易にテストできる。

以下、第３図、第４図を参照しながら、本発明の実施例
について説明する。

第３図には本発明の実施例を示してあシ、第２図の従来
の方法にトライステートのラッチドライバを追加したの
みである。論理アレイ３の出力信号ｅをトライステート
・バッファ５を介して内部データバスに供給できる構成
になっている。

第４図を参照して詳細な動作を従来例と同様に外部メモ
リの内容をインクリメントする命令を用いて説明する。

タイミングＴ１は従来例と同じく外部メモリから命令コ
ードをリードし、外部データバスＣ１双方向性バスドラ
イバ１、内部データバスａを介してインストラクション
やレジスタに格納する。

タイミングＴ２では従来例と同様にデコードを実行する
と同時に前命令のデコード結果＜ｈ理プレイの出力信号
）をラッチドライバー５によシ内部データバスａ１双方
向性バスドライバ１を介して外部データバスＣに出力す
る。従来例ではこの期間、内部データバスａ１外部デー
タバスＣはノーイインピーダンス状態である。タイミン
グＴ３に力ると従来例と同様に外部メモリをアクセスし
、実行部へ格納すると同時に論理アレイの出力信号をラ
ッチドライバ５ヘラツチする。

タイミング’ｒ４．’ｒ５は従来例と同じく実行部４で
インクリメントしその結果を外部メモリへ格納する。次
のＴ１になると次や命令をフェッチレ、タイミングＴ２
では前記Ｔ３でラッチドライバ５にラッチした論理プレ
イの出力信号を内部データバスａ１外部データバスＣに
出力する。

以上説明したように本発明によると従来使用していない
タイミングを用いて論理７レイの出力信号を外部に出力
することになシ、論理プレイの出力を容易にテストする
ことができる。

す力わち論理プレイの入力線のすべての組合せを−辿り
入力するととにより論理アレイを完全にテストできる。

３変数入力の場合は２３＝８命令で論理プレイが完全に
テストできるので診断ルーチンも容易に作成できる。

またデータバスのビット巾よシも論理プレイの出力信号
ｅの数が多い場合は前記信号ｅを適当な論理回路によっ
てビット数を圧縮してラッチドライバ５に格納しタイミ
ングＴ２にて外部へ出力する方法を取るととＫより同様
の効果が得られる。

例えば第５図に示す論理回路によシ４本の出力信号を１
本の信号に圧縮できる。６ａ、６ｂ、６ｃは排他的論理
和ゲートで０１信号によｐｅｔ〜ｅ４　のうちの１つの
信号の故障は完全に検出できる。

以上説明してきたように本発明によればわずかのハード
ウェアで入出力端子を何ら追加せずに論理アレイを容易
に診断することが可能である。

【図面の簡単な説明】

第１１は論理プレイのブロック図で、第２図は論理アレ
イをインストラクションデコーダに使用した従来例で、
第３図は本発明によるインストラクションデコーダを使
用した実施例のブロック図で、第４図は命令を実行する
各タイミング図で、第５図はピット巾を圧縮する論理回
路の実施例である。 １・・・・・・双方向性バスバッファ、２・・・・・・
インストラクシ冒ンレジスタ、３・・・・・・論理アレ
イ、４・・・・・・実行部、訃・・・・・ラッチドライ
バ、３−１・・・・・・アンドアレイ、３−２・・・・
・・オアアレイ、６ａ〜６Ｃ・・・・・・第１閃 θｒ　０２０ｓ　（ｋ　Ｏｓ　Ｏａ　Ｏｔゝ−一〜、−
ｍ−Ｊ 出力

Claims (2)

【特許請求の範囲】
1. （１）命令を実行するための命令実行部を廟する。 怪報処理装置においてアンドアレイ及びオアアレイから
   成る論理アレイと外部メモリあるいは外部入出力＝ｊ４
   ［ヘデータを転送するだめの入出力端子と前記論理アレ
   イの出力情報を保持するラップ−’を有する論理アレイ
   のテストにおいて、前記命令実行部が前記入出力端子を
   使用しないタイミングにて前記ラッチが保持している内
   容を前記入出力端子から出力することを特徴とするｉ＃
   ｉＩ理アレイアレイト方法。
2. （２）前記ラッチが前記論理アレイの出力情報を論理回
   路によシピット圧縮して記憶するようにした特許請求の
   範囲第１項記載の論理プレイのテスト方法。