JPS58218225A - Mosトランジスタ増幅器 - Google Patents

Mosトランジスタ増幅器

Info

Publication number
JPS58218225A
JPS58218225A JP57101127A JP10112782A JPS58218225A JP S58218225 A JPS58218225 A JP S58218225A JP 57101127 A JP57101127 A JP 57101127A JP 10112782 A JP10112782 A JP 10112782A JP S58218225 A JPS58218225 A JP S58218225A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
current
output
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57101127A
Other languages
English (en)
Inventor
Kuniharu Uchimura
内村 国治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57101127A priority Critical patent/JPS58218225A/ja
Publication of JPS58218225A publication Critical patent/JPS58218225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は動作速度を向上させたMOS )コンデンサ増
幅器に関するものである。
従来技術と問題点 第1図は従来のMOS )コンデンサ構成の演算増幅器
の一例の回路図であり、この回路は、増幅段が2慇で素
子数が少ないことから、集積回路(二広く利用されてい
る。同図(二於いて、M1〜M10はMOS )コンデ
ンサであり、MOS )コンデンサM1〜M6によりバ
イアス回路が構成され、MOS )コンデンサM4〜A
f8により差動増幅回路の入力段が、MOS )ランジ
スタM9ノ&10によりソース接地回路の出力段が構成
されている。また、C1はコンデンサ、Rは抵抗であり
、両者により、位相補償回路が構成されている。
バイアス回路は定電圧V1を発生するものであり、これ
(二より、MOSトランジスタM8. Mloのゲート
・ソース間電圧(以下VIIと略す)が一定に保たれ、
入力段と出力段との動作電流が定められる。入力段は反
転入力端子IN(−)に加えられる信号と非反転入力端
子IN(+)(=加えられる信号との差を増幅するもの
であり、出力段は入力段の出力を更i二増幅し、これを
出力端子OUTより出力するものである。
ところで、出力端子OUTに接続される負荷は、一般に
抵抗素子か容量素子であるが、同図に示すように、コン
デンサCLが接続されている場合は、入力段の出力信号
の急変時に高速動作を行なおうとすると、大きな出力電
流が必要となる。
第2図は出力端子OUT lニコンデンfctが接続さ
れている第1図の回路をボルテージホロワ接続し、非反
転入力端子IN(−4−)にパルス波形を入力したとき
の出力応答波形を示した波形図であり、実線は入力電圧
波形を、点線は出力電圧波形を示している。
入力電圧の立上りに於いては、入力段の6点の電圧V!
が下降し、Mo8 )□ランジヌタM9のVl3(電源
電圧Vl)I)と6点の電”圧V!との差)が大きくな
るので、Mo5s )コンデンサM9を流れる電流I。
は増加する。この時、Mo夕、、トランジスタM10の
Vl。
は一定であり、MOB )ラジジスタM10を流れる電
流11oは変化しないものであるから、出力電流の大き
さは(Ion  ’t。)となり、該電流によりコンデ
ンサCLが充電される。尚、口mは入力電圧の急変時に
、過渡的にMo3 )コンデンサM9を流れる大きな電
流を表わしている。
また、入力電圧の立下り(二於いては、電圧V!が上昇
し、Mo8 )コンデンサM9のV、、が小さくなるの
で、電流I11はほとんど流れなくなる。この為、出力
電流の大きさは(7to)となり、コンダン’t Cs
、 (:蓄えられていた電荷は放電される。
ところで、充電時の出力電流C’orn  ’1o)と
放電時の出力電流11oとでは、一般に充電時の出力電
流の方が大きい為、第1図の従来回路は、第2図に点線
で示すように、立上り速度と立下り速度とが異なる欠点
があった。また、第1線の従来回1路に於いてはミ動作
点電流以上の出力電流を得る′37、アおヶい&、□□
□イ、アおヶいヶ蔗があった。
、 発明の目的 本発明は前述1の如き欠点を改善したものであり、その
目的は、MOSトランジスタ増幅器の動作速度  □を
高速化させることにある。以下実施例について詳細に説
明する。
発明の実施例 第3図は本発明の実施例の回路図であり、第1図に示し
た従来回路と異なる点は、MOSトランジスタM9 、
AfloのゲートをコンデンサC2を介して接続した点
、及びゲート;二印加されるクロック信号φのレベルが
電源電圧VDI)と同レベルの時、オン・状態となり、
電源電圧Vssと同レベルの時、オフ状態となるMo3
 )コンデンサA/11を設けた点である。尚、同図に
於いて、第1図と同一符号は同一部分を表わしている。
Mo8 )コンデンサAf11がオン状態の時は、MO
SトランジスタM10のゲート電圧であるb点の電圧V
、は、バイアス回路の発生する電圧V1に固定されるの
で、6点の電圧V!の電圧変化はb点の電圧V3にはほ
とんど影響を及ぼさない。従って、MOSトランジスタ
M11がオン状態の時は、第1図の従来回路と同様の動
作を行なうことになる。また、Mo8 )コンデンサM
11がオン状態の時、コンデンサC2には電圧V!と電
圧Vsとの差に対応した電荷が蓄えられることになる。
また、MOB )コンデンサM11がオフ状態の時は、
電圧V!の変化がMo8 )コンデンサM9.M10の
ゲートに同様C二伝達される。
第4図CA) t CB)は、それぞれクロック信号φ
、及び第3図の回路をボルテージホロワ接続し、非反転
入力端子IN(+)にパルス波形を入力したときの出力
応答波形を示した波形図である。尚、同図CE>に於い
て、実線は入力電圧波形を、点線は出力電圧波形を示し
ている。また、この場合、同図(A)に示すよう6二、
クロック信号φを制御し、入力電圧が立上る直前の時刻
t。−61間、及び入力電圧が立下る直前の時刻t、〜
t8間に於いて、MOSトランジスタM11をオン状態
にし、コンダンfC2を充電するようにしている。
入力電圧の立上り≦二於いては、6点の電圧V−が下降
するので、MOSトランジスタM9のVy#が人となり
、Mo8 )コンデンサM9を流れる電流I・は増加す
る。これに対してMo5s )コンデンサM10を流れ
る電流11oは、Mo8 )コンデンサM10のV、。
が小となるので、はとんど零となる。従′って、入力電
圧の立上り(二於ける出力電流の大きさはIDmとなり
、該電流(二よりコンデンサCLが充電される。
また、入力電圧の立下りに於いては、電圧V、が上昇し
、MOSトランジスタM9のV、が小となるので、電流
I9はほとんど流れなくなる。これC二対して、MOS
トランジスタM10のゲートには電圧V。
とコンデンサC2の端子間電圧との和が印加され、VI
Iが大となるので、Mo8 )コンデンサ10を流れる
電流の大きさは(Lorn)となり、コンデンサCLに
蓄えられていた電荷は放電される。尚、11ornは入
力電圧の急変時(二、過渡的にMo8)コンデンサM1
0を流れる大きな電流を表わしている。
上述したように、本実施例に於いては、コンデy f 
C,に対する充電電流、弊電電流はそれぞれrom、 
 zl。ytとなり、従来回路の充電電流(1g77L
11o ) 、放電電流(−11゜) i″□りも大と
7’jルもノーcあるから、高速動作を行なうことが可
能となる。
また、MOS )コンデンサM9.M10のトランジス
タサイズ、或は動作電の設定条件(二より、l11WL
=1  ’1omlとすることは容品であるので、立上
りと立下りの応答速度をそろえることも可能となる。
尚、MOSトランジスタM11がオフ状態のとき、出力
段の動作点電流はコンデンサC2の充電電圧によって決
まる値となるが、本実施例のよう+:MO:Sトランジ
スタを使用すると、MOSトランジスタA/10のゲー
トとの接続点はハイインピーダンスとなるので、長時間
にわたって動作点電圧を保持することが可能である。従
って、本実施例のように、入力信号が急変する直前にM
o8 )コンデンサA(11を常にオン状態にする必要
はなく、例えば、入力信号が連続的に変化する場合や、
変化する時刻が不明の場合には、出力信号の処理手順C
二応じて、時々MOSトランジスタAf11を短時間オ
ンとすれば良い。この際、ZOS )コンデンサM11
のオン、オ・嘗 フによって出力応′答速度が変化することを除けば、1
11、、・ Mo8 )うyジスタ′M11がオン、オフ何れの状態
に於いても、本実施例の回路は前述したように演算増幅
器の機能を有し℃いるものであるから、出力信号C二不
要な電圧が発生することはない。
但し、八人信号の急変時には、コンダンfC2の一方の
端子電圧である6点の電圧V、が動作点電圧に対して大
きく変動するものであるから、入力信号の急変時にMo
8 )コンデンサAf11をオン状態にすると、コンダ
ンfC2への充電電圧がその都度変化し、増幅器の安定
性が悪くなる場合があるので、入力信号の急変時にはM
o8 )コンデンサM11をオンとしないようにするこ
とが望ましい。
尚、入力信号がほぼ一定の期間、或は緩かに変化する期
間に於いては、出力段の大きな電圧利得によって、出力
電圧によらず6点の電圧V、はほば一定の値を保ってい
るものであるから、上記期間に於いてMo8 )コンデ
ンサ&11をオン状態にすれば、コンダン−9−02は
常に同じ電圧に充電されることとなり、増幅器の安定性
が損なわれることはない。
上述したような、Mo8 トランジスタM11のオン、
オフ制御の制限をなくすには、MOSトランジスタM1
1がオンの時、コンダンf02のVt 側端子t:電流
電圧源(図示せず)を接続させ、MOSトランジスタM
11がオフの時、コンデンサC2のV!側端子(=図示
の如く差動増幅器の出力を接続させるスインf(図示せ
ず)を設ければ良い。
発明の詳細 な説明したようC二、本発明は、差動増幅回路(実施例
に於いてはMo8 )コンデンサM4〜M8から成る)
の出力端子にゲート端子が接続された第1のMOSトラ
ンジスタ(実施例に於いてはMOSトランジスタM9)
と、一方の端子が差動増幅回路の出力端子に接続された
コンデンサの他方の端子にゲート端子が接続された第2
のMo8 トランジスタ(実施例に於いてはMOSトラ
ンジスタM10)と、第2のMo8 )コンデンサのゲ
ート端子にバイアス電圧を印加するか否かを制御するス
イッチ慎施例に於いてはMo5s )コンデンサM11
)とを備えたものであり、入力信号の急変時に、スイッ
チをオフとしておくことC二より、大きな出力電流を得
ることができるので、入力信号の急変時に於いても高速
動作が可能となる利点がある。また、消費電力は、コン
ダンfC2を充電する以外従来回路と変わらず、従って
、高速動作を低電力で実現でに、その出力が周期的に急
変し、且つ、長い期間出力レベルが一定に保たれる装置
の増幅器として、本発明の増幅器を適用すれば、その効
果は大である。
【図面の簡単な説明】
第1図は従来例の回路図、第2図は従来回路の出力応答
特性を示す波形図、第3図は本発明の実施例の回路図、
第4図(A) 、 CB)は本発明回路の出力応答特性
を説明する為の波形図である。 M1〜M11はMOS )ランジスタ、cl、c2.c
Lはコンデンサ、Rは抵抗である。 特許出願人  日本電信電話公社 代理人 弁理士 玉蟲久五部(外6名)第1図 第2図 瞳側 第3図 第4図 rΔ)

Claims (1)

    【特許請求の範囲】
  1. 少なくとも反転入力端子或は非反転入力端子の何れか、
    一方を有する差動増幅回路と、該差動増幅回路の出力端
    子にゲート端子が接続された第1のMOS )コンデン
    サと、前記差動増幅回路の出力端子に第1の端子が接続
    されたコンデンサの第2の端子にゲート端子が接続され
    た第2のMOSトランジスタと、該第20MO8)コン
    デンサのゲート端子にバイアス電圧を印加するか否かを
    制御するスイッチとを備え、前記第1.第2(1)MO
    Sトランジスタのドレイン或はソースを接続したことを
    特徴とするMOS )コンデンサ増幅器。
JP57101127A 1982-06-12 1982-06-12 Mosトランジスタ増幅器 Pending JPS58218225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57101127A JPS58218225A (ja) 1982-06-12 1982-06-12 Mosトランジスタ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57101127A JPS58218225A (ja) 1982-06-12 1982-06-12 Mosトランジスタ増幅器

Publications (1)

Publication Number Publication Date
JPS58218225A true JPS58218225A (ja) 1983-12-19

Family

ID=14292403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101127A Pending JPS58218225A (ja) 1982-06-12 1982-06-12 Mosトランジスタ増幅器

Country Status (1)

Country Link
JP (1) JPS58218225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282713A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd スイッチング補助回路
US6531921B2 (en) 2000-09-27 2003-03-11 Denso Corporation Operational amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282713A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd スイッチング補助回路
US6531921B2 (en) 2000-09-27 2003-03-11 Denso Corporation Operational amplifier

Similar Documents

Publication Publication Date Title
EP0405523B1 (en) Charge pump circuit
US4943745A (en) Delay circuit for semiconductor integrated circuit devices
US20020125942A1 (en) Comparator circuit
US20040135567A1 (en) Switching regulator and slope correcting circuit
US5151620A (en) CMOS input buffer with low power consumption
JPH1084233A (ja) 関数演算回路用の波形整形回路
JPH05129848A (ja) 差動増幅器のオフセツト電圧補償回路
JPH05196659A (ja) チョッパ型比較器
JPS58218225A (ja) Mosトランジスタ増幅器
US5311142A (en) Amplifier circuit with gain that does not vary with power supply fluctuations
JPS59178014A (ja) 発振回路
JPH0155762B2 (ja)
JP2668172B2 (ja) 電流発生装置およびd/a変換装置
US4808943A (en) Switching circuit of amplifier output
JPH02147828A (ja) 温度検出回路
JPH0160973B2 (ja)
JPH06105856B2 (ja) 定電流源回路
JPS6130344Y2 (ja)
JPH08186944A (ja) 充電装置
JPH09121142A (ja) 発振回路
JP3173486B2 (ja) デジタルcmos回路
JP2006222988A (ja) 関数演算回路用の波形整形回路
JP2976439B2 (ja) 多利得増幅器
JPH0583095A (ja) コンパレータ
SU868996A2 (ru) Генератор пилообразного тока