JPS58215785A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS58215785A JPS58215785A JP57098650A JP9865082A JPS58215785A JP S58215785 A JPS58215785 A JP S58215785A JP 57098650 A JP57098650 A JP 57098650A JP 9865082 A JP9865082 A JP 9865082A JP S58215785 A JPS58215785 A JP S58215785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- magnetic field
- magnetic bubble
- enable signal
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ）発明の技術分野
本発明は、磁気バブルメモリ装置に関し、磁気バブルメ
モリ装置のスタンバイ時にお＆Ｊる消費電力の節減を図
るものである。
モリ装置のスタンバイ時にお＆Ｊる消費電力の節減を図
るものである。
（ｂ）従来技術とその問題点
第１図は従来の磁気バブルメモリ装置の構成を示すブロ
ック図である。Ｍｌ 、Ｍ２ ・・・は磁気バブルモジ
ュールで、それぞれ磁気バブルチップ、バイアス磁気回
路および駆動コイルから構成されている。そしてこの磁
気バブルモジュールＭｌ、Ｍ７・・・を動作させるため
に、それぞれ駆動磁界回路１、ゲート回路２およびセン
ス回路３などの周辺回路を備えている。
ック図である。Ｍｌ 、Ｍ２ ・・・は磁気バブルモジ
ュールで、それぞれ磁気バブルチップ、バイアス磁気回
路および駆動コイルから構成されている。そしてこの磁
気バブルモジュールＭｌ、Ｍ７・・・を動作させるため
に、それぞれ駆動磁界回路１、ゲート回路２およびセン
ス回路３などの周辺回路を備えている。
このように磁気バブルチップＭｌ 、Ｍ２・・・に直接
周辺回路を備えて成るブロックＢ＋ 、Ｂ２・・・が複
数組並列に接続されていて、それぞれ、１つのコントロ
ーラＣで制御される。即ちコントローラＣから駆動磁界
のイネーブル信号が駆動磁界回路ｌに入力すると、コン
トローラＣから入力する駆動磁界のクロックに同期して
駆動磁界回路が動作し、駆動コイルで磁気バブルチップ
に回転磁界を発生させる。そしてゲート回路に入力した
ゲートパルスで、磁気バブルチップ上の各ゲートが制御
され、センス回路３でアナログ信号がデジタル信号に変
換されて、センス出力が得られる。
周辺回路を備えて成るブロックＢ＋ 、Ｂ２・・・が複
数組並列に接続されていて、それぞれ、１つのコントロ
ーラＣで制御される。即ちコントローラＣから駆動磁界
のイネーブル信号が駆動磁界回路ｌに入力すると、コン
トローラＣから入力する駆動磁界のクロックに同期して
駆動磁界回路が動作し、駆動コイルで磁気バブルチップ
に回転磁界を発生させる。そしてゲート回路に入力した
ゲートパルスで、磁気バブルチップ上の各ゲートが制御
され、センス回路３でアナログ信号がデジタル信号に変
換されて、センス出力が得られる。
ところでコントローラＣからイネーブル信号が入力して
バブルメモリ装置の読書きを行なうとき以外は、イネー
ブル信号はオフとなっており、その際はコイル駆動回路
１、ゲート回路２およびセンス回路から成る各周辺回路
は、スタンバイ状態になっていて、駆動磁界イネーブル
信号が入力すると同時に、周辺回路が総て動作を開始す
る構成になっている。このように、スタンバイ状態では
周辺回路は総て通電状態になっていて、イネーブル信号
が入力すると同時に、駆動磁界回路が始動して情報の読
書きができるようになっているので、第２図の（イ）に
示されるように、スタンバイ状態における消費電力Ｐ１
が比較的大きい。そのために、周辺回路が直接装備され
た磁気バブルモジュールＭ＋ 、Ｍ２・・・の数に比例
して、（ロ）のように消費電力も急傾斜で上昇する。な
おＰ２は、イネーブル信号が入力してバブルメモリが動
作しイ ている状態の消費電力である。
バブルメモリ装置の読書きを行なうとき以外は、イネー
ブル信号はオフとなっており、その際はコイル駆動回路
１、ゲート回路２およびセンス回路から成る各周辺回路
は、スタンバイ状態になっていて、駆動磁界イネーブル
信号が入力すると同時に、周辺回路が総て動作を開始す
る構成になっている。このように、スタンバイ状態では
周辺回路は総て通電状態になっていて、イネーブル信号
が入力すると同時に、駆動磁界回路が始動して情報の読
書きができるようになっているので、第２図の（イ）に
示されるように、スタンバイ状態における消費電力Ｐ１
が比較的大きい。そのために、周辺回路が直接装備され
た磁気バブルモジュールＭ＋ 、Ｍ２・・・の数に比例
して、（ロ）のように消費電力も急傾斜で上昇する。な
おＰ２は、イネーブル信号が入力してバブルメモリが動
作しイ ている状態の消費電力である。
ｔｅ１発明の目的
本発明は、従来の磁気バブルメモリ装置におけるこのよ
うな問題を解消し、磁気バブルメモリブロックを複数組
並列接続して用いる際に、スタンバイ状態における消費
電力が小さくなるようにすることを目的とする。
うな問題を解消し、磁気バブルメモリブロックを複数組
並列接続して用いる際に、スタンバイ状態における消費
電力が小さくなるようにすることを目的とする。
ｆｄ１発明の構成
この目的を達成するために本発明は、駆動磁界回路、ゲ
ート回路およびセンス回路などの周辺回路を備えた磁気
バブルモジュールを複数ブロック ａ− 備え、且つ磁気バブルモジュールの各周辺回路中の各駆
動磁界回路、ゲート回路およびセンス回路が、１つの磁
気バブルメモリコントローラで共通して制御されるよう
に並列に接続された磁気バブルメモリ装置において、 各周辺回路中の各駆動磁界回路、ゲート回路およびセン
ス回路にスタンバイモード端子を設けて、スタンバイモ
ードと動作モードに切り替え可能に構成すると共に、 各磁気バブルモジュールを動作モード又はスタンバイモ
ードに切り替えるためのイネーブル信号線を、各周辺回
路中の各駆動磁界回路、ゲート回路およびセンス回路の
スタンバイモード端子に共通して接続し、 複数の周辺回路中の各駆動磁界回路、ゲート回路および
センス回路を、１つの磁気バブルメモリコントローラか
ら発生するイネーブル信号で、スタンバイモードまたは
動作モードに切り替えることができるような構成を採っ
ている。
ート回路およびセンス回路などの周辺回路を備えた磁気
バブルモジュールを複数ブロック ａ− 備え、且つ磁気バブルモジュールの各周辺回路中の各駆
動磁界回路、ゲート回路およびセンス回路が、１つの磁
気バブルメモリコントローラで共通して制御されるよう
に並列に接続された磁気バブルメモリ装置において、 各周辺回路中の各駆動磁界回路、ゲート回路およびセン
ス回路にスタンバイモード端子を設けて、スタンバイモ
ードと動作モードに切り替え可能に構成すると共に、 各磁気バブルモジュールを動作モード又はスタンバイモ
ードに切り替えるためのイネーブル信号線を、各周辺回
路中の各駆動磁界回路、ゲート回路およびセンス回路の
スタンバイモード端子に共通して接続し、 複数の周辺回路中の各駆動磁界回路、ゲート回路および
センス回路を、１つの磁気バブルメモリコントローラか
ら発生するイネーブル信号で、スタンバイモードまたは
動作モードに切り替えることができるような構成を採っ
ている。
Ｔｅ１発明の実施例
５−
４−
次に本発明による磁気バブルメモリ装置の実施例を説明
する。第３図は１つのメモリブロックを示すブロック図
、第４図は該メモリブロックが複数組並列接続された磁
気バブルメモリ装置を示すブロック図、第５図は消費電
力を示す図である。
する。第３図は１つのメモリブロックを示すブロック図
、第４図は該メモリブロックが複数組並列接続された磁
気バブルメモリ装置を示すブロック図、第５図は消費電
力を示す図である。
第３図におけるメモリブロックＢ１も、磁気バブルモジ
ュールＭ１ と、その周辺回路を構成する駆動磁界回路
■、ゲート回路２およびセンス回路３を直接備えている
。そして駆動磁界のイネーブル信号あ発生部は、駆動磁
界回路ｌのほかに、ゲート回路２およびセンス回路３に
も接続されている。
ュールＭ１ と、その周辺回路を構成する駆動磁界回路
■、ゲート回路２およびセンス回路３を直接備えている
。そして駆動磁界のイネーブル信号あ発生部は、駆動磁
界回路ｌのほかに、ゲート回路２およびセンス回路３に
も接続されている。
駆動磁界回路１は従来と同様に、イネーブル信号が入力
すると同時に三角波を発生してコイルを駆動し始めるよ
うになっており、イネーブル信号が入力される前のスタ
ンバイ、状態では、イネーブル信号が入力すると同時に
コイルを駆動できるように電源のみオンになっている。
すると同時に三角波を発生してコイルを駆動し始めるよ
うになっており、イネーブル信号が入力される前のスタ
ンバイ、状態では、イネーブル信号が入力すると同時に
コイルを駆動できるように電源のみオンになっている。
ゲート回路２とセンス回路３ば、スタンバイモード端子
を備えていて、このスタンバイモード端子への入力信号
によって、電源がオン・オフするようになっている。
を備えていて、このスタンバイモード端子への入力信号
によって、電源がオン・オフするようになっている。
６−
即ち、スタンバイモード端子に入力されるイネーブル信
号がオフの状態では、ゲート回路２およびセンス回路３
の電源はオフの状態、つまりスタンバイ状態となる。ス
タンバイモード端子にイネーブル信号が入力すると、ゲ
ート回路２およびセンス回路３の電源が投入されて、ゲ
ートの制御動作およびセンス動作が可能になる。
号がオフの状態では、ゲート回路２およびセンス回路３
の電源はオフの状態、つまりスタンバイ状態となる。ス
タンバイモード端子にイネーブル信号が入力すると、ゲ
ート回路２およびセンス回路３の電源が投入されて、ゲ
ートの制御動作およびセンス動作が可能になる。
この様なメモリブロックＢ＋ 、Ｂｚ・・・が第４図の
ように複数組設けられ、各メモリブロックＢ１、Ｂ２・
・・の駆動磁界回路１およびゲート回路２は、共に１つ
のコントローラＣの駆動磁界クロックの発生部およびゲ
ートパルス発生部にそれぞれ接続されている。読み出し
情報は別々に取り出す必要があるため、センス回路３・
・・のセンス出力端子は、独立してコントローラＣに接
続されている。駆動磁界のイネーブル信号は、総ての周
辺回路の駆動磁界回路ｌ・・・、ゲート回路２・・・お
よびセンス回路３・・・にも入力するように、各周辺回
路の駆動磁界イネーブル信号の入力端子は、コントロー
ラＣの１つのイネーブル信号出力端子に共通して接続さ
そのため、各メモリブロックＢ＋ 、Ｂ２・・・にイネ
ーブル信号が入力していない状態では、各メモリブロッ
クＢ ＋ ｓ Ｂ ２・・・のゲート回路２・・・およ
びセンス回路３・・・の電源はオフとなり、駆動磁界回
路１・・・の電源のみオンとなっている。そしてイネー
ブル信号が入力すると、各ゲート回路２・・・およびセ
ンス回路３・・・の電源が一斉にオンとなると共に、駆
動磁界面Ｊ／３１・・・でコイルの駆動パルスが発生し
て、磁気バブルモジュールＭｌ、Ｍ２・・・が動作可能
となる。
ように複数組設けられ、各メモリブロックＢ１、Ｂ２・
・・の駆動磁界回路１およびゲート回路２は、共に１つ
のコントローラＣの駆動磁界クロックの発生部およびゲ
ートパルス発生部にそれぞれ接続されている。読み出し
情報は別々に取り出す必要があるため、センス回路３・
・・のセンス出力端子は、独立してコントローラＣに接
続されている。駆動磁界のイネーブル信号は、総ての周
辺回路の駆動磁界回路ｌ・・・、ゲート回路２・・・お
よびセンス回路３・・・にも入力するように、各周辺回
路の駆動磁界イネーブル信号の入力端子は、コントロー
ラＣの１つのイネーブル信号出力端子に共通して接続さ
そのため、各メモリブロックＢ＋ 、Ｂ２・・・にイネ
ーブル信号が入力していない状態では、各メモリブロッ
クＢ ＋ ｓ Ｂ ２・・・のゲート回路２・・・およ
びセンス回路３・・・の電源はオフとなり、駆動磁界回
路１・・・の電源のみオンとなっている。そしてイネー
ブル信号が入力すると、各ゲート回路２・・・およびセ
ンス回路３・・・の電源が一斉にオンとなると共に、駆
動磁界面Ｊ／３１・・・でコイルの駆動パルスが発生し
て、磁気バブルモジュールＭｌ、Ｍ２・・・が動作可能
となる。
このようにイネーブル信号が入力していない状態では、
従来と違っ゛ζゲート回路２・・・とセンス回路３・・
・には電源が投入されないため、スタンバイ状態におけ
る周辺回路の消費電力は、第５図（イ）のＰＬで示すよ
うに著しく減少する。その結果、メモリブロック！３１
、Ｂ２・・・を複数組並列接続した装置でも、第５図（
ロ）に示すように消費電力の増え方が緩やかになり、特
に多数の磁気バブルモジュールを使用する装置において
、消費電力の節減の効果が大きくなる。
従来と違っ゛ζゲート回路２・・・とセンス回路３・・
・には電源が投入されないため、スタンバイ状態におけ
る周辺回路の消費電力は、第５図（イ）のＰＬで示すよ
うに著しく減少する。その結果、メモリブロック！３１
、Ｂ２・・・を複数組並列接続した装置でも、第５図（
ロ）に示すように消費電力の増え方が緩やかになり、特
に多数の磁気バブルモジュールを使用する装置において
、消費電力の節減の効果が大きくなる。
ｆｆ１発明の効果
以上のように本発明は、駆動磁界がオフで磁気バブルメ
モリが動作していない状態のとき、即ちスタンバイ状態
においては、ゲート回路やセンス回路などがスタンバイ
モードになって、電源がオフとなるような構成になって
いる。そのため、スタンバイ状態における消費電力が従
来に比べて節減され、特に多数の磁気バブルモジュール
を並列接続して用いる装置において極めて有効である。
モリが動作していない状態のとき、即ちスタンバイ状態
においては、ゲート回路やセンス回路などがスタンバイ
モードになって、電源がオフとなるような構成になって
いる。そのため、スタンバイ状態における消費電力が従
来に比べて節減され、特に多数の磁気バブルモジュール
を並列接続して用いる装置において極めて有効である。
また回転磁界を発生させるタイミングを設定するための
イネーブル信号を有効に利用して、ゲート回路やセンス
回路を、スタンバイ状態と動作状態に切り替える構成に
なっているため、特別に機能を増設する必要は無く、構
成が複雑化するようなことも無い。
イネーブル信号を有効に利用して、ゲート回路やセンス
回路を、スタンバイ状態と動作状態に切り替える構成に
なっているため、特別に機能を増設する必要は無く、構
成が複雑化するようなことも無い。
第１図は従来の磁気バブルメモリ装置を示すブロック図
、第２図は従来装置の消費電力を示す図、第３図以下は
本発明の実施例を示すもので、第３９− 図は１つのメモリブロックの構成を示すブロック図、第
４図は複数のメモリブロックを示すブロック図、第５図
は消費電力を示す図である。 図において、Ｍｌ 、Ｍ２・・・は磁気バブルモジヱー
ル、Ｂ＋ 、Ｂｚ・・・はメモリブロック、Ｃはコント
ローラ、１・・・は駆動磁界回路、２・・・ばゲート回
路、３・・・はセンス回路をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔−１〇− 第１図 １１ １ し−一一一一一一一一一一一一−−−−−−−」第２図 ０今間Ｔ 第３図 第４図 第５図 （イ） （ロ）１
、第２図は従来装置の消費電力を示す図、第３図以下は
本発明の実施例を示すもので、第３９− 図は１つのメモリブロックの構成を示すブロック図、第
４図は複数のメモリブロックを示すブロック図、第５図
は消費電力を示す図である。 図において、Ｍｌ 、Ｍ２・・・は磁気バブルモジヱー
ル、Ｂ＋ 、Ｂｚ・・・はメモリブロック、Ｃはコント
ローラ、１・・・は駆動磁界回路、２・・・ばゲート回
路、３・・・はセンス回路をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔−１〇− 第１図 １１ １ し−一一一一一一一一一一一一−−−−−−−」第２図 ０今間Ｔ 第３図 第４図 第５図 （イ） （ロ）１
Claims (1)
- 【特許請求の範囲】 駆動磁界回路、ゲート回路およびセンス回路などの周辺
回路を備えた磁気バブルモジュールを複数ブロック備え
、且つ磁気バブルモジュールの各周辺回路中の各駆動磁
界回路、ゲート回路およびセンス回路力、１つのＨ気バ
ブルメモリコントローラで共通して制御されるように並
列に接続された磁気バブルメモリ装置において、 各周辺回路中の各駆動磁界回路、ゲート回路およびセン
ス回路にスタンバイモード端子を設けて、スタンバイモ
ードと動作モードに切り替え可能に構成すると共に、 各磁気バブルモジュールを動作モード又はスタンバイモ
ードに切り替えるためのイネーブル信号線を、各周辺回
路中の各駆動磁界回路、ゲート回路およびセンス回路の
スタンバイモード端子に共通して接続し、 複数の周辺回路中の各駆動磁界回路、ゲート回路および
センス回路を、１つの磁気バブルメモリコントローラか
ら発生ずるイネーブル信号で、スタンバイモードまたは
動作モードに切り替えることができるように構成されて
いることを特徴とする磁気バブルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098650A JPS58215785A (ja) | 1982-06-09 | 1982-06-09 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098650A JPS58215785A (ja) | 1982-06-09 | 1982-06-09 | 磁気バブルメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58215785A true JPS58215785A (ja) | 1983-12-15 |
Family
ID=14225373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57098650A Pending JPS58215785A (ja) | 1982-06-09 | 1982-06-09 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153200U (ja) * | 1985-02-14 | 1986-09-22 | ||
| US5615162A (en) * | 1995-01-04 | 1997-03-25 | Texas Instruments Incorporated | Selective power to memory |
-
1982
- 1982-06-09 JP JP57098650A patent/JPS58215785A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153200U (ja) * | 1985-02-14 | 1986-09-22 | ||
| US5615162A (en) * | 1995-01-04 | 1997-03-25 | Texas Instruments Incorporated | Selective power to memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818793A (en) | Clock-synchronous semiconductor memory device | |
| JPH0715674B2 (ja) | マイクロコンピユ−タ | |
| US5208779A (en) | Circuit for providing synchronous refresh cycles in self-refreshing interruptable DRAMs | |
| JPS58215785A (ja) | 磁気バブルメモリ装置 | |
| EP0328841B1 (en) | Asymmetrical delay generator for a clock chopper | |
| US6961802B2 (en) | Data input/output device, memory system, data input/output circuit, and data input/output method | |
| JPH10208485A (ja) | 同期型半導体装置の内部クロック発生回路 | |
| US4609857A (en) | Pulse motor driving circuit for floppy disc | |
| JPH0729419B2 (ja) | 記録装置 | |
| JP2593449B2 (ja) | ディスク駆動装置 | |
| JPS58215786A (ja) | 磁気バブルメモリ方式 | |
| KR100214537B1 (ko) | 반도체 메모리의 컬럼 디코더회로 | |
| JP3642804B2 (ja) | 高速ワード線駆動を可能とした半導体メモリ装置 | |
| JP2789755B2 (ja) | 同期式半導体記憶装置 | |
| JPS6334557B2 (ja) | ||
| KR0135862B1 (ko) | 클럭제어장치 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6297106A (ja) | 磁気記録装置用書き込み回路 | |
| JPH0215491A (ja) | 半導体装置 | |
| JPS60170094A (ja) | 半導体装置の入出力回路 | |
| JPH04109458A (ja) | 磁気ディスク装置 | |
| JPH06103000A (ja) | フロッピーディスクコントローラ | |
| JPS61242306A (ja) | デ−タ書き込み／読みだし回路 | |
| JPH0589675A (ja) | 半導体記憶装置 | |
| JPH02289994A (ja) | 半導体記憶装置 |