JPS58213354A - パイプライン制御情報処理装置 - Google Patents
パイプライン制御情報処理装置Info
- Publication number
- JPS58213354A JPS58213354A JP57096763A JP9676382A JPS58213354A JP S58213354 A JPS58213354 A JP S58213354A JP 57096763 A JP57096763 A JP 57096763A JP 9676382 A JP9676382 A JP 9676382A JP S58213354 A JPS58213354 A JP S58213354A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- circuit
- instruction
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 235000010469 Glycine max Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、情報処理装置に関する。特に機能回路を複数
個並置することによって高い信頼性を実 ・現す
るパイプライン制御情報処理装置に関する。
個並置することによって高い信頼性を実 ・現す
るパイプライン制御情報処理装置に関する。
従来、この種のパイプライン制御情報処理装置では、機
能回路に障害が発生すると、その障害のために処理が実
行できなくなってしまう欠点を持っていた。
能回路に障害が発生すると、その障害のために処理が実
行できなくなってしまう欠点を持っていた。
本発明は、1−記欠点を解決するもので、機能回路に障
害が発生しても、情報処理の実行を行うことがり能なパ
イプライン制御情報処理装置を提供すること目的とする
。
害が発生しても、情報処理の実行を行うことがり能なパ
イプライン制御情報処理装置を提供すること目的とする
。
本発明は、他のフェースより遅延時間の長い機能回路を
イ4するフェースにその機能回路を複数個並置し、てそ
の各々の機能回路を他の高速なフェースの!14時間単
位ずつ時刻をずらして動作させ、その各出力は出力が確
定する時点で同様にずらしたタイミングで選択して、遅
延時間の長いソ1−・スを見かけのサイクル時間として
他の高速なソl−ズと同じ速度で動作させ、複数個の機
能回路の中のいずれかの機能回路にIfL害が発生した
場合には、その機能回路を切離して全フェースの実11
速度を低速化させることによって残りの機能回路で処理
を実行司能とするように構成されたごとを特徴とする。
イ4するフェースにその機能回路を複数個並置し、てそ
の各々の機能回路を他の高速なフェースの!14時間単
位ずつ時刻をずらして動作させ、その各出力は出力が確
定する時点で同様にずらしたタイミングで選択して、遅
延時間の長いソ1−・スを見かけのサイクル時間として
他の高速なソl−ズと同じ速度で動作させ、複数個の機
能回路の中のいずれかの機能回路にIfL害が発生した
場合には、その機能回路を切離して全フェースの実11
速度を低速化させることによって残りの機能回路で処理
を実行司能とするように構成されたごとを特徴とする。
すなわち本発明は、他のフェーズよりもX8!燵時間の
長い機能回路を有するフェースにその機能回路を並列に
複数個備え、他の為速なフェースの遅延時間中位に前記
複数個の機能回路の動作タイ棗ングを制御する制御回路
と、この制御回路の指示により前記複数個の機能回路の
出力を選択゛4−ζ1選択回路と、前記複数個の機能回
路を切離3−ための切離し指示1段とを備えたごとを特
徴と4−る、。
長い機能回路を有するフェースにその機能回路を並列に
複数個備え、他の為速なフェースの遅延時間中位に前記
複数個の機能回路の動作タイ棗ングを制御する制御回路
と、この制御回路の指示により前記複数個の機能回路の
出力を選択゛4−ζ1選択回路と、前記複数個の機能回
路を切離3−ための切離し指示1段とを備えたごとを特
徴と4−る、。
〔実施例による説明1
次に本発明の実施例について図面を蒼照1−1・詳細に
説明する。
説明する。
第1図は
フェーズ1 命令の取出し
フェース■ レジスタオペラント取出しおよびメモリ
オペランド取出 レス計算 フェーズ■ メモリオペランド取出しフェーズ■
乗算実行 フェーズV 加算実行 フェース■ 結果の格納 の6つのフェーズよりなるパイプライン制御情報処理装
置の回路構成図である。
オペランド取出 レス計算 フェーズ■ メモリオペランド取出しフェーズ■
乗算実行 フェーズV 加算実行 フェース■ 結果の格納 の6つのフェーズよりなるパイプライン制御情報処理装
置の回路構成図である。
第1図において、本実施例のパイプライン制御情報処理
装置は、命令へソファlと、命令語を保持するレジスタ
2と、同時に独立な2語を読出すことが司能な汎用レジ
スタを含むレジスタメモリ3と、アルレス加算器4と、
続出されたレジスタメモリ3の内容を保持するレジスタ
6.7と、了トレス加算結果を保持するレジスタ8と、
レジスタ8に保持されたアドレスによりアクセスされる
ギヤ、7エメモリIOと、キャノソユメモリ10より読
出された内容とレジスタ7の出力とを選択するセレクタ
11と、レジスタ6の出力を受けるレジスタ14.16
と、セレクタ11の出力を受けるレジスタ15.17と
、レジスタ14と15の内容の乗算を行う乗算器21と
、レジスタ1bと17の内容の乗算を行う乗算器22と
、乗算器2」と22の出力であるキャリーとサムをそれ
ぞれ選択するセレクタ23.24と、セレクタ23.2
4の出力を受けるレジスタ25.26と しノスタ25
と26に保持されたキャリーとサムを加算する加算器2
7と、加算器27の出力を受けるレジスタ28と、メモ
リハノソア29と、l記1ジスタ2.6.7.8、I4
.15.16.1725.26.28にロートイ目号を
与えヒしフタ23.24にセレク目dl+を与える制御
回路30と切離し指示回路31とにより構成され乙3乗
算器21.22は他の機能回路 例えは加算器27に比
べ2倍近いal延時間を要する機能回路で、本実施例で
は2回路が並置されている。また乗算器21.22から
のイご回線40.41はそイ1それ障害情報としてパリ
ティチェ、りの結果が出力される。すなわら各乗算器と
も正常の場合には「0」が出力され、障害が発生してパ
リティチェック1ラ一が検出された場合には[11が出
力される。切離し指示回路31は信号線40.41で通
知される乗算器21.22の障害情報に応して(d帰線
42−Fに切離し信号を出力する。切離し信号は乗算器
21.22とも正常の場合はrOJが出力され、乗算器
21でパリティチェ’)クエラーが検出されると、[2
1が保持される。
装置は、命令へソファlと、命令語を保持するレジスタ
2と、同時に独立な2語を読出すことが司能な汎用レジ
スタを含むレジスタメモリ3と、アルレス加算器4と、
続出されたレジスタメモリ3の内容を保持するレジスタ
6.7と、了トレス加算結果を保持するレジスタ8と、
レジスタ8に保持されたアドレスによりアクセスされる
ギヤ、7エメモリIOと、キャノソユメモリ10より読
出された内容とレジスタ7の出力とを選択するセレクタ
11と、レジスタ6の出力を受けるレジスタ14.16
と、セレクタ11の出力を受けるレジスタ15.17と
、レジスタ14と15の内容の乗算を行う乗算器21と
、レジスタ1bと17の内容の乗算を行う乗算器22と
、乗算器2」と22の出力であるキャリーとサムをそれ
ぞれ選択するセレクタ23.24と、セレクタ23.2
4の出力を受けるレジスタ25.26と しノスタ25
と26に保持されたキャリーとサムを加算する加算器2
7と、加算器27の出力を受けるレジスタ28と、メモ
リハノソア29と、l記1ジスタ2.6.7.8、I4
.15.16.1725.26.28にロートイ目号を
与えヒしフタ23.24にセレク目dl+を与える制御
回路30と切離し指示回路31とにより構成され乙3乗
算器21.22は他の機能回路 例えは加算器27に比
べ2倍近いal延時間を要する機能回路で、本実施例で
は2回路が並置されている。また乗算器21.22から
のイご回線40.41はそイ1それ障害情報としてパリ
ティチェ、りの結果が出力される。すなわら各乗算器と
も正常の場合には「0」が出力され、障害が発生してパ
リティチェック1ラ一が検出された場合には[11が出
力される。切離し指示回路31は信号線40.41で通
知される乗算器21.22の障害情報に応して(d帰線
42−Fに切離し信号を出力する。切離し信号は乗算器
21.22とも正常の場合はrOJが出力され、乗算器
21でパリティチェ’)クエラーが検出されると、[2
1が保持される。
し/スフ2.6.7.8.14.15.16.17.2
5.26.28は供給されるロード信号の立上−りで入
力データをロートし、セレクタ23.24は供給される
セレクト信号が[Ojのときに乗算器21の出力を選択
し、セレクト信号が[l)のときに乗算器22の出力を
選択する。
5.26.28は供給されるロード信号の立上−りで入
力データをロートし、セレクタ23.24は供給される
セレクト信号が[Ojのときに乗算器21の出力を選択
し、セレクト信号が[l)のときに乗算器22の出力を
選択する。
第2図〜第4図は制御回路30が発生するロート信号と
セレクト信号との関係を示すタイムチャートである。(
j号パターンは信号線42で通知される切離し信号に応
して3種類のパターンがある。
セレクト信号との関係を示すタイムチャートである。(
j号パターンは信号線42で通知される切離し信号に応
して3種類のパターンがある。
すなわち切離し信号が1’ (14のときには5](g
号パターンO〕の信号を発生し、切離し信号が11」の
ときには、〔信号パターンl〕の信号を発生し、切離し
信号が[21のときには、(信号パターン2〕の信号を
発生3−る。第2図は(信号)ζターン0〕、第3図は
〔信号パターンIJ、第4図は〔信号パターン2〕の各
タイムチャートごある。ここでロート信号1’ OJは
〔信号パターン1.2〕のときに〔信号パターン0〕の
2倍の周期となる。第5図は乗算器21.22とも正當
の場合の本実施例装置の動作を説明する図、第6図は乗
算器22を切離した場合の本実施例装置の動作を説明す
る図である。
号パターンO〕の信号を発生し、切離し信号が11」の
ときには、〔信号パターンl〕の信号を発生し、切離し
信号が[21のときには、(信号パターン2〕の信号を
発生3−る。第2図は(信号)ζターン0〕、第3図は
〔信号パターンIJ、第4図は〔信号パターン2〕の各
タイムチャートごある。ここでロート信号1’ OJは
〔信号パターン1.2〕のときに〔信号パターン0〕の
2倍の周期となる。第5図は乗算器21.22とも正當
の場合の本実施例装置の動作を説明する図、第6図は乗
算器22を切離した場合の本実施例装置の動作を説明す
る図である。
ごのような構成で、第1図〜第4図図を参照し7ノつ、
まず乗算器21.22とも1當の場合の動作について説
明する。
まず乗算器21.22とも1當の場合の動作について説
明する。
マシンサイクル■で命令バッファlから取出された命令
Aは、マシンサイクル■、■で−ノエーヌ■、■を実行
し、演算に・υ・要なAペラン[データが信号線50.
51十に取出されイ)。次のZ 、7 yサイクル■で
命令AはフェーズIVに入るが、このとき〔自−F信号
l〕が立1.がるので、信号線50.51F、のオペラ
ンドデータはレジスタ14.15に取込まれて、乗算器
21でフェーズ■の乗算が開始される。一方、このマシ
ンサイクル■のときに、命令Aの次の命令Bはフェーズ
■を実行してオペランドデータが信号線50.51上に
取出される。
Aは、マシンサイクル■、■で−ノエーヌ■、■を実行
し、演算に・υ・要なAペラン[データが信号線50.
51十に取出されイ)。次のZ 、7 yサイクル■で
命令AはフェーズIVに入るが、このとき〔自−F信号
l〕が立1.がるので、信号線50.51F、のオペラ
ンドデータはレジスタ14.15に取込まれて、乗算器
21でフェーズ■の乗算が開始される。一方、このマシ
ンサイクル■のときに、命令Aの次の命令Bはフェーズ
■を実行してオペランドデータが信号線50.51上に
取出される。
マシンサイクル■では〔ロート信号2〕が立上がるため
に、命令BのオペランドデータはレジスタI6.17に
取込まれて乗算器22でフェーズ1■の乗算が開始され
る。一方、乗算器21でフェーズ■を実行中の命令Aは
、このマシンサイクル■で演算を終了して、結果のキャ
リーとサムは、信号線52.53上に出力され、信号線
46上のセレクト信号によってセレクタ23.24で選
択される。
に、命令BのオペランドデータはレジスタI6.17に
取込まれて乗算器22でフェーズ1■の乗算が開始され
る。一方、乗算器21でフェーズ■を実行中の命令Aは
、このマシンサイクル■で演算を終了して、結果のキャ
リーとサムは、信号線52.53上に出力され、信号線
46上のセレクト信号によってセレクタ23.24で選
択される。
マシンサイクル■では°、セレクタ23.24で選択さ
れた命令Aのキャリーとサムがレジスタ25.26に取
込まれ加算器27でフェーズ■の加算が実行される。ま
た乗算器22ごソ上−ス1vを実行中の命令Bの結果は
、信号線54.551に出力され、セレクト信号によっ
てセレクタ23.24で選択される。同時に命令Bの次
の命令(:のオペランドデータは〔ロート信号l〕によ
っ(シ・ジスタ14.15にセットされ、ソy−スIV
の乗算が乗算器21で開始される。
れた命令Aのキャリーとサムがレジスタ25.26に取
込まれ加算器27でフェーズ■の加算が実行される。ま
た乗算器22ごソ上−ス1vを実行中の命令Bの結果は
、信号線54.551に出力され、セレクト信号によっ
てセレクタ23.24で選択される。同時に命令Bの次
の命令(:のオペランドデータは〔ロート信号l〕によ
っ(シ・ジスタ14.15にセットされ、ソy−スIV
の乗算が乗算器21で開始される。
マシンサイクル■では、命令AはソY−−ズ1vに入り
その演算結果がし、ノスタ28にセノ1さ才j、メモリ
バッファ29に格納される。 力、シL、2夕23.2
4で選択された命令Bのキャリーとリムは、レジスタ2
5と26にセットされ、ソ、−−−ズ■として加算器2
7で加算される。また乗算器21でフェーズ■を実行中
の命令Cの乗算結果はセレクト信号によってセレクタ2
3.24で選択される。引続く命令についても同様の動
作が繰返し行われる。
その演算結果がし、ノスタ28にセノ1さ才j、メモリ
バッファ29に格納される。 力、シL、2夕23.2
4で選択された命令Bのキャリーとリムは、レジスタ2
5と26にセットされ、ソ、−−−ズ■として加算器2
7で加算される。また乗算器21でフェーズ■を実行中
の命令Cの乗算結果はセレクト信号によってセレクタ2
3.24で選択される。引続く命令についても同様の動
作が繰返し行われる。
次に乗算器22に障害が発生し、た場合の動1ff−に
一ういて第1図〜第4図、第6図を参照しン・)説明す
る。
一ういて第1図〜第4図、第6図を参照しン・)説明す
る。
乗算器22に障害が発生してパリティチェックエラーが
検出されると、陣門情報としてrlJの46号が信号線
41によって切離し指示回路31に通知され、信号線4
2]に切離し信号として]21の信号が保持される。制
御回路30は切離し信号を受けて〔信号パターン2〕の
16号を発生させる。第6図においてセレクト信号は、
常に「0」であり、乗算器22の出力は選択されない。
検出されると、陣門情報としてrlJの46号が信号線
41によって切離し指示回路31に通知され、信号線4
2]に切離し信号として]21の信号が保持される。制
御回路30は切離し信号を受けて〔信号パターン2〕の
16号を発生させる。第6図においてセレクト信号は、
常に「0」であり、乗算器22の出力は選択されない。
〔ロート信号O〕と〔ロード信号l〕とは全く同し信号
であり、全フェーズがフェーズIVの乗算器21のサイ
クル時間で動作する。したがって乗算器22に障害が発
生した場合には、乗算器22を使用せずに障害の発生し
ていない場合の半分の速度で処理を実行することができ
る。
であり、全フェーズがフェーズIVの乗算器21のサイ
クル時間で動作する。したがって乗算器22に障害が発
生した場合には、乗算器22を使用せずに障害の発生し
ていない場合の半分の速度で処理を実行することができ
る。
なお上記例で示した乗算器の数は2個に限るものではな
く、他の高速なフェーズの遅延時間を勘案して増加する
ことができる。また機能回路は、乗算器に限るものでは
ない。
く、他の高速なフェーズの遅延時間を勘案して増加する
ことができる。また機能回路は、乗算器に限るものでは
ない。
以上説明したように、本発明によれば、他のフニーズよ
りも遅延時間の長い機能回路を自46ソエーズに、その
機能回路を並列に複数個備え、そのいずれかの機能回路
に障害が発生した場合にはその機能回路を切離し、全ソ
エースのザイ、7ノ1時間を長くし、処理速度を低トさ
セるごとによ、ζ処理を実行することが口J能となる優
れた効果がある。
りも遅延時間の長い機能回路を自46ソエーズに、その
機能回路を並列に複数個備え、そのいずれかの機能回路
に障害が発生した場合にはその機能回路を切離し、全ソ
エースのザイ、7ノ1時間を長くし、処理速度を低トさ
セるごとによ、ζ処理を実行することが口J能となる優
れた効果がある。
第1図は本発明の一実施例装置のゾ[]ツク構成図。
第2図〜第4図はその制御回路が発生ずる信号パターン
図。 第5図および第6図は本実施例装置の動作を説明するタ
イムチャート。 ■=・命令バッファ、2.6〜8.14〜17.25.
26.28 レジスタ、3 [・ノスタメモリ、4.2
7 加算器、lOキャノシュメ七り、it、23.24
セレクタ、2」、22 乗算器、29−メモリハソフ
ァ、30 制御回路、31 切離し指示回路。 特許出願人 日本電気株式会社 代理人 弁理士 井出直孝 第1図 第2図 第3図 第4図
図。 第5図および第6図は本実施例装置の動作を説明するタ
イムチャート。 ■=・命令バッファ、2.6〜8.14〜17.25.
26.28 レジスタ、3 [・ノスタメモリ、4.2
7 加算器、lOキャノシュメ七り、it、23.24
セレクタ、2」、22 乗算器、29−メモリハソフ
ァ、30 制御回路、31 切離し指示回路。 特許出願人 日本電気株式会社 代理人 弁理士 井出直孝 第1図 第2図 第3図 第4図
Claims (1)
- 【特許請求の範囲】 (11命令処理実行過程を複数のフェーズ6,1分kJ
(実行するパイプライン制御情報処理装置においで、同
一機能を有する機能回路を並列に複数1ml備え。 前記複数個の機能回路の動作夕・イミ−・りを制御する
制御回路と、 この制御回路の指示により前記複数個の機能回路の出力
を選択16選択回路と、 前記複数個の機能回路を切fill−JだめのWJ離t
7指示手段とを備え、 前記複数個の機能回路のいすねかの機能回路に障害が発
生した場合にこの機能回路を切離しで処理を実行するよ
うに構成されたことを特徴占4イ。 パイプライン制御情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57096763A JPS58213354A (ja) | 1982-06-04 | 1982-06-04 | パイプライン制御情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57096763A JPS58213354A (ja) | 1982-06-04 | 1982-06-04 | パイプライン制御情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58213354A true JPS58213354A (ja) | 1983-12-12 |
Family
ID=14173671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57096763A Pending JPS58213354A (ja) | 1982-06-04 | 1982-06-04 | パイプライン制御情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58213354A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315334A (ja) * | 1986-07-07 | 1988-01-22 | Hitachi Ltd | 並列処理装置 |
JPH08235128A (ja) * | 1996-04-05 | 1996-09-13 | Hitachi Ltd | 並列処理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162154A (en) * | 1979-06-01 | 1980-12-17 | Nec Corp | Data processor |
-
1982
- 1982-06-04 JP JP57096763A patent/JPS58213354A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162154A (en) * | 1979-06-01 | 1980-12-17 | Nec Corp | Data processor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315334A (ja) * | 1986-07-07 | 1988-01-22 | Hitachi Ltd | 並列処理装置 |
JPH08235128A (ja) * | 1996-04-05 | 1996-09-13 | Hitachi Ltd | 並列処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4163280A (en) | Address management system | |
EP0377994B1 (en) | Apparatus for performing floating point arithmetic operations | |
US5608867A (en) | Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle | |
WO1988004806A1 (en) | Risc computer with unaligned reference handling and method for the same | |
JPS6069746A (ja) | ベクトル・デ−タ処理装置の制御方式 | |
JPH02227769A (ja) | データ処理システム | |
US4541045A (en) | Microprocessor architecture employing efficient operand and instruction addressing | |
JPH07122853B2 (ja) | コンピュータ及び命令処理方法 | |
JP3237858B2 (ja) | 演算装置 | |
EP0383899B1 (en) | Failure detection for partial write operations for memories | |
EP0770241B1 (en) | Automated safestore stack generation and move in a fault tolerant central processor | |
US5553232A (en) | Automated safestore stack generation and move in a fault tolerant central processor | |
JPH0833842B2 (ja) | 論理演算装置 | |
JPS6218057B2 (ja) | ||
US4171765A (en) | Error detection system | |
JPS58213354A (ja) | パイプライン制御情報処理装置 | |
US6292882B1 (en) | Method and apparatus for filtering valid information for downstream processing | |
EP0408226A2 (en) | Deferred comparison multiplier checker | |
JP3771682B2 (ja) | ベクトル処理装置 | |
Sameh et al. | The Illiac IV system | |
JP2696903B2 (ja) | 数値計算装置 | |
JPS60214043A (ja) | パイプライン制御回路 | |
CA1121058A (en) | Galois field computer | |
JP2859645B2 (ja) | ベクトル処理システム | |
JPH0233175B2 (ja) |