JPS58212700A - 高電圧ランプ速度制御方法及び集積回路 - Google Patents

高電圧ランプ速度制御方法及び集積回路

Info

Publication number
JPS58212700A
JPS58212700A JP58093873A JP9387383A JPS58212700A JP S58212700 A JPS58212700 A JP S58212700A JP 58093873 A JP58093873 A JP 58093873A JP 9387383 A JP9387383 A JP 9387383A JP S58212700 A JPS58212700 A JP S58212700A
Authority
JP
Japan
Prior art keywords
potential
current
control
high voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58093873A
Other languages
English (en)
Other versions
JPH0419639B2 (ja
Inventor
リチヤ−ド・ト−マス・シムコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xicor LLC
Original Assignee
Xicor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xicor LLC filed Critical Xicor LLC
Publication of JPS58212700A publication Critical patent/JPS58212700A/ja
Publication of JPH0419639B2 publication Critical patent/JPH0419639B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はＩＣ（集積回路）高電圧制御装置す、関し、特
に例えばＩＣ高電圧発生回路のような高電圧電源のラン
プ速度を制御する方法および装置に関する。本発明によ
る方法及び装置は、「オンチップ」で発生された高電圧
電源を用いる例えば不揮発性プログラマブルランダムア
クセスメモリ装置（以下ＥＥＰ［（ＯＭと呼ぶ）のよう
なＩＣと一緒に用いて特に有効である。
（背景技術） この点に関して、例えば米国特許第４，２７４，０１２
号、第４，３００，２１２号及び第４，３１４，２６４
号で開示されているような不揮発性メモリ素子及びメモ
リ列は、不揮発性メモリ素子をプログラム及び消去する
際に比較的高い電圧を用いるようになされており、また
例えば米国特許第４，２６３，６６４号及び米国特許第
４，３２６．１３４号（これらはこの明細書で引用され
る）で１（１１示されているように、高いプログラム及
び消去電圧をオンチップで発生するものを適用するよう
になされている。
比較的低い電圧（例えば５［Ｖ］）の外部上源を動作さ
せて例えば不揮発性メモリセルのプログラム及び消去の
ようなチップ上の動作を行わせるために高い内部電圧を
発生させる例えばＥＥＰＲＯＩ、４メモリのような回路
を構成する場合、低い消費電力で容易にランプ／４ｇ７
性を制御できるような高電圧ランプ速度制御装置をもつ
ことが有効である。更にニオンチップ高電圧発生器はか
なり制限された電流出力容量（例えば約１０〔μＡ〕程
度）しかもっていないので、ランプ速度制御回路は、ラ
ンプ速度の制御をする必要がある時以外は電流を流さな
いようにすることが望ましい。また、オンチップ基板バ
イアス発生器を用いているＩＣについては、基板バイア
ス発生器に対して余分な負荷をかけないように半導体基
板にはほとんど電流を流さないようにするランプ速度制
御装置を用いることが望ましい。
永久的又は半永久的に電荷を蓄積する技術を用いる５■
型ＥＥＰＲＯＭメモリ回路及び同様の回路を構成する場
合に、内部高電圧のランプ速度をメモリセルや他の電荷
蓄積素子の動作を最も効率良に行わせる特定な値に制御
することが望ましく、そのランプ速度としては例えば１
０〜５０〔■／■ｎｓρＣ〕の範囲で電位が上昇するよ
うな値が選定される。
しかしかかる〔ｍ５ｅｃ〕の時定数は現在のＩＣの内部
時定数と較べて非常に大きく（例えば１０００倍う、外
部抵抗及び又はコンデンサに頼らずにかかるランプ制御
をすることは困難である。、ＩＣ高電圧発生器出力のラ
ンプ速度はその出力電流容量に直接に比例しかつ発生器
負荷に逆比例するので、工ＣメモＩＪ装置に負荷の変動
があった場合には、電流出力を補正して記録しないなら
ばかかる負荷変動がランプ速度に影響をり−えることに
なる。
（発明の概要） 従って本発明の目的はオンチップ型高電圧発生器のラン
プ速度を制御する方法及びＬＣ装置を提供することにあ
る。″ さらに本発明の目的は発生器のランプ速度が制御される
ＩＣ高電圧発生装置を提供することにある。
さらに本発明の目的は、発生器の容量性負荷を広範囲に
変化させて前記制御が行なわれる高電圧発生器のランプ
速度制御方法及び装置を提供することである。
本益明による方法及びＩＣ装置は例えばＩＣ高電圧発生
器のような高電圧電流源のランプ速度を制御するように
なされ、これにより高電圧源の電位の上昇速度が予定値
を超えないようになされている。又本発明に依ればかか
る方法及び装置を実現するＩＣ高電圧電源装置が得られ
る。
本発明（（依る種々の実施例に依ればＩＣ高電圧ランプ
速度制御回路は電流調整クランプ用トランジスタの導電
率が高電圧源に可制御容量結合によってフィードバック
をすることにより調整され、この高電圧源は調整された
ランプ速度を俸えられる。
かかるＩＣランプ速度制御回路は、ランプ速度に応じて
電気的な接続を行う高電圧入力手段と基部電流源に電気
的に接続する接地手段と、ランプ速度制御電位に応動し
て高電位入力手段及び接地手段間の電流を調整して高電
位入力手段及び高電圧電源の電位の上昇速度を制御する
ランプ速度クランプ電流速度手段とを有する。ランプ速
度制御手段は１つ又は複数のＭＯＳ　トランジスタ（メ
タル−酸化物半導体型トランジスタ）な含んでなりその
導電率はそのゲートに供給される制御電位によって調整
される。かかるランプ速度の制■１を受ける電源は約０
．１〜１００〔μＡ〕の範囲、その中でも特に１〜１５
　［／’Ａ’ｌｌの範囲の電流出力容量に１６いて約５
０　〔Ｖ）に達する高電圧を発生するＩＣ高電圧発生手
段が好適な実施例として挙げられる。
ランプ速度電流制御トランジスタ手段は接地基ω電流源
（シンク）に完全に電流を流さなくする状態（すなわち
発生器の電流出力容量の５〔％〕より少な（望ましくは
１〔％〕以下とする）す・ら高電圧発生手段の制限され
た電流出力な超えた電流を接地基準電流源に流すことが
出来るような導電率に亘る可制御導電率範囲をもつよう
にするのが一番良く、この範囲はランプ速度制御電流を
除いて発生器の負荷に対する発生器出力の比（所望の）
よりも太きい。望ましくは、電流シンク容量はオフ状態
で約１−ノーノアンイア（ＩＱ−９Ａ）から動作的な飽
和電流状態である約２０マイクロアンスア（２０Ｘ１０
”−６Ａ）　　の範囲に亘る。
さらにＩＣはランプ速度制御電位を電流制御手段に供給
する手段を有し、この手段はランプ速度電流制御トラン
ジスタに結合される制御電位内ノー１−’から成り、ま
た高電圧入力手段の電位蓄積速度の関数として蓄積、さ
れるように高電位入力手段に制御電位ノードを容量的に
結合する容量結合手段を含んでいる。１０回路はさらに
制御電位ノードと基準電源との間に流れる電流を制御す
る制御ノード放電手段を有する制御ノード放電手段を用
いることによって制御ノードの電位はコンデンサによっ
て生じた充電速度から制御ノード放電手段によって生じ
た放電速度を減算することによって得られる。望ましい
実施例として容ｌ結合手段は約０．０２〜５　［ｐＦ］
の範囲の容量をもつＩＣ容量で°なり、その容量はさら
に詳細に後述するように、一方の電極が高電位入力手段
に電気的に結合し、また他方の電極板がＭＯＳクランプ
電流調・ψトランジスタのゲートに前記制御電位ノート
゛な介して電気的に結合されて回路の最大ランプ速度に
よって部分的に決定されるものである。
制御電位ノード及び基準電位源間に流れろ電流を制御す
る制御ノード放電手段は本発明による装置の重要な特徴
であり、これによりランプ速度が選択される（キャパシ
タ手段の容量と結合して）。
制御ノード放電手段は１つ又は複数のＭＯＳトランジス
タを有し、これにより高電圧入力手段における電位の増
大速度の関数として制御ノードに成長した容量結合電位
が制御を受けながら放電される。
このようにして制御ノードの電位はキャパシタ手段によ
って得られる充電効果と電流ノード放電制御手段によっ
て得られる放電効果の結果前られる。
望ましい実施例として制御ノード放電手段は予め定めら
れた放電速度で制御ノードを放電する手段を有し、この
予め定められた放電速度は入力手段が所望のランプ速度
で電位を上昇している時の制御ノードの容量的な充電に
対応することになる３、このようにして制御ノードは高
電圧入力手段に生じる電位の最大ランプ速度を制御する
速度で放電される。
本発明方法及びＩＣ回路装置は高電圧発生器と組合され
るＩＣに有用であり、この高電圧発生器は起動時に比較
的旨いランプ電位を発生すると共に、約０．１〜１００
〔μＡ〕の範囲内に制限された電源出力容量的５０　〔
ＶＥに及ぶ範囲のピーク電位を有する。
図示のように本発明の装置の実施例において、かかるＩ
Ｃランプ速度制菌目路を用いた高電圧電源装置が提供さ
れ、この装置は少なくとも１０ＣＶ〕望ましくは約１５
〜４０　〔Ｖ）の範囲に最大電位を有する高電圧信号を
発生する発生手段と、この発生手段の出力電位を制御ノ
ードに容量的に結合してこれにより制御ノードが発生器
の出力電位を増大させる結果電位が増大１−るようにな
された手段と、制御ノード電位に応動して発生手段から
電流源への出力電流の流れを調整する手段と、上記制御
ノードと基準電位源との間の電流の流れを調整すること
によって発生器のランプ速度を制御する手段とを含んで
なる。
本発明の他の特徴である方法はＩＣ内の高電圧信号源の
ランプ速度を制御し、これにより所定のランプ速度を超
えた速度及び所定のランプ速度以下では立上らないよう
にする。この方法の他の特徴においては高電圧ＩＣ発生
器によって発生された高電圧信号源電位がランプ電流制
御ノードに容量的に結合され、これにより制御ノード（
この場合その電位）の充電速度は信号源電位の充電速度
の関数となる。さらに本発明の方法は高電圧信号源に対
して所望のランプ速度の関係にある速度で制御ノードを
放電させるようにし、これにより制御ノード電位の充電
速度が正味の充電速度及び放電電流に比例するようにな
されている。この点について、充電速度が放電速度以上
であれば制御ノード電位は増大し、充電速度が放電速度
と等しければ制御ノード電位はほぼ一定値を維持し、放
電速度が充電速度以上になれば制御ノード電位は減少す
る。さらに本発明による方法は制御ノードと基準電位（
たとえば接地電位にある電備源の電位）との間の電位差
の予め定められた関数として高電圧信号源と電流源との
間の電流の流れを制御するようになされている。この電
流は信号源の電位のランプ速度を制限し、その結果制御
ノードの容量的な充電速度に影響を与えるので、負帰還
系は高電圧信号源のランプ速度を制御ノードの放電速度
によって制御される速度に制限するようになされる。か
かる容量結合制御ノードから基準電位源への電流の流れ
な調整することによって高電圧信号の増大速度が制御さ
れ、これにより容量的結合と制御ノードかも流れる電流
とに基づいて予め決まる値を超えることはない。
更に、本発明によれば、高電圧信号の発生を開始させ電
位が上昇する出力信号を供給し、その出力信号の関数と
して制御ノードを容量的に充電し、放電速度が所望のラ
ンプ速度となるように所定の態様で制御ノードを放電さ
せ、出力電流を接地シンクに制御ノード電位の関数とし
て流して出力信号の電位が所望のランプ速度を超える速
度で上昇しないようにする、ステップから構成される乗
積回路高電圧発生方法が提供される。制御ノート放電電
流は（充電速度と共に制御１ノー１電位を調整し）、比
例ＩＥ流フレピータは電流ミラー回路によって調整され
、そこで制御ノード放電電流は太きなバイアス制御電流
に比例するバイアス電流である。
さらに本発明による実施例によればＩＣ高電圧発生方法
が増大する電位の出°力信号を発生する高電圧発生ステ
ップと、出力信号の関数として制（財）ノードを容量的
に充電するステップと、放電速度が所望のランプ速度の
関数となるように調整しプエがら制御ノードを放電する
ステップと、出力信号を制御ノード電位の関数として接
地源へ導通することにより出力信号カー所望のランプ速
度を極端に超えるような速度で電位を上昇させな（・よ
うにするステップとを含んでなる。充電速度と一緒に制
御ノード屯位を調整する制御ノード放電電流は続いて比
例電流中継器すなわちカーレントミラー回路によって調
整され、このカーレントミラー回路において制御ノード
放電覗流は比較的大きいバイアス制御電流に比例するバ
イアス電流となる。
本発明の各ｆｌｌ′ｉ特徴においてＩＣ高電圧発生器と
して０．１ミリ秒当り約６０ボルトから１０ミリ秒当り
約６０ボルトまでの範囲、特に最近のＥＥＰＲＯＭＥモ
リに応用するためにミリ秒当り約６０ボルトから６ミリ
秒当り約６０ボルトまでの範囲が望ましい調整ランプ速
度を有するものが得られる。
（実施例の説明） 上述においては本発明の方法及び装置を包括的に述べた
が次に第１図〜第３図に示す実施例についてさらに述べ
る。
第１図にはＩＣ高電圧ランプ速度制御回路の実施例１０
が示され、この制御回路は高電圧入力ノート’Ｖ０　の
電位の増大速度を回路１０によって決められた速度に制
御するようになされている。第６図に示すように、ラン
プ制御回路１０のノード■ｏは高電圧発生器６０の出力
ラインに接続され、この高電圧発生器は駆動時ランプ出
力電位を送出する。発生器３０は周知のチャージポンゾ
ロ１を含むチャージポンプ回路である。回路１０が無け
ればチャージポンプの電流出力容欧と発生器３０の負荷
６２とによって決まる速成で立上ることになる。例えば
プログラムネ揮発性メモリセルに応用する場合、高電圧
発生器の出力はセルの動作に最適な速度で立上ることが
望ましく、このセル動作の速度はメモリセルの型式によ
って決まり、またある程度はセルの使用数量によって決
まるが、通常は毎秒約３０ボルトから３０ポル）／３ミ
ＩＪ秒の範囲になる。発生器６０の負荷ろ２のインピー
ダンス（主として容量性負荷である）は動作条件に応じ
て変化するが、それでもなお高電圧出力信号ＨＶＣに対
して調整されたランプ速度を与えることが望ましい。
第１図において、ランプ速度の制御はノード■０から接
地電位のクランプ電流の流れをＭＯＳ　トランジスタＴ
１によって制御することにより達成され、ＭＯＳ　）ラ
ンジスタＴ１のゲー）を位はコンデンサＣを通じて高電
圧ノードＶ。Ｋ容量的に結合さ」し、トランジスタＴ２
によって調整され、とのトランジスタＴ２は同様に回路
の基準電位ノード■８　に接続する。基準電位ｖ８は固
定電位例えば接地電位又は例えば−２から−４〔■〕の
基準バイアス電位でなる。この固定電位は増大する電位
を持つ高電圧信号のランプ速度を制御するために高電圧
出力信号ＨＶＣの電位領域に対して比較的低い電位にな
っている。
エンハンスメント型のランプ速度制御トランジスタＴ１
のゲート電位（装置１０のノード■１）の調整はノート
ゝＶＲにおいて調整トランジスタＴ２のゲートに供給さ
れる調整電位によって制御される。トランジスタＴ１に
対する接地源はＩＣの接地ビンに直接接続された接地ラ
インであることが望ましく、これにより基板バイアスポ
ンプ回路はランプ速度制限回路の負荷とならな（なる。
増大する電位が高電圧出力ノード■ｏＫ供給されたとき
、これが容量的な充電を生じ、その結果制御）−）’Ｖ
＋　の電位に上昇が生ずる（ノード■１　はコンデンサ
ＧＫよってノード■ｏに容量的に結合されているので）
。ノード■１　の電位がインハンスメント型トランジス
タＴ１の導通スレシホールト゛以上になると、クランプ
屯流工。がトランジ２りＴ１を通じて接地に流れ、これ
によりノード■。
に接続されている発生器ろ０の電位の上昇を制限する。
しかし図示の実施例１０の場合、ノード■１は放電電流
ＩＩＫよって放電され、この放毛軍流工１　はテフレツ
ション型トランジスタＴ４及びエンハンスメント型トラ
ンジスタＴろを通じて基糸電位■８に調整されたチップ
５〔■〕電源から流されるバイアス電流Ｉ２に比例して
制御されている。
エンハンスメントトランジスタＴ２及びＴろは電位ＶＲ
と整合しかつ導通スレシホ〜ルドと整合し、これにより
トランジスタＴ２、Ｔ３及びＴ４は正流中ｉ回路を形成
し、この電流中継回路（（おいて電流■１　はトランジ
スタＴ４及びＴろを通じて流れる電流■２及びＴ３と比
例する。この実施例の場合電流Ｉ、は電流工３　の５〔
％〕以下望ましくは約３〔％〕以下となるようにするの
が良い。
第２図には第１図に路線的に示された高電圧ランプ速度
制御回路１０のＩＣ構成が、ＩＣチップの他の要素から
切りはなされて、装置の各層が重複するように透視的に
示されている。ランプ速度制御電源装置６０及び電源出
力を利用する工Ｃ装置全体のＩＣ要素のようなデバイス
要素は、周知のＮチャンネルＭＯ８製造技術によってＰ
型巣結晶シリコン基板１２上に形成され又５■内部電源
を利用するようになされている。
図示の装置１０においてＰ型基板１２内のＮ＋領領域ソ
ース／ドレーン領域１４．１５を形成する。薄い誘電体
絶縁層によって値われている挿入領域はエンハンスメン
ト型高電圧調整トランジスタＴ１を形成している。同様
にしてＮ＋領領域Ｐ型基板１２内にンース／ドレーン領
域１８を形成し、このＰ型基板１２はＮ＋領域１９及び
Ｐ型基板の薄い挿入酸化部分と共に１．［ｌｓエンハン
スメント型トランジスタＴ２を形成している。
他のＮ＋打込領域２０がコンデンサＣの一方の電極を型
成し、またドレーン１４及びコングンサ電極領域２０は
共に被覆誘電体酸化層を通じて高電圧ノード■。を形成
する被覆金属（たとえばアルミニウムでなる）ライン２
２によって正極接続を行う。また高電圧ノードＶｏは発
生器ろ０かもの高電圧電源信号ＨＶＣＫ接続し、発生器
３０の出力は回路１０によって制御される。コンデンサ
Ｃの他方の電極はＮ型領域２０を覆っている電気的に絶
縁された多結晶シリコン電極２４によって形成されてい
る。
多結晶シリコン電極２４の領域はトランジスタＴ１のゲ
゛−トを形成するためドレーン及びソース１４．１５間
のエンハンスメント領域上を覆っている。コンデンサＣ
の多結晶シリコン電極２４は第２図に示されているよう
に中間の誘電体酸化物を通じて金属（たとえばアルミニ
ウム）電極２６と電気的に接続し、この電極２６はトラ
ンジスタＴ２のソースを形成するドレーン１８に接続す
る。
この実施例においては、ノードＶ１　はトランジスタＴ
１のケ゛−ト及びトランジスタＴ２の領域１８の両方へ
の接続によって形成される。トランジスタＴ２のゲート
は電気的に絶縁された多結晶シリコン領域２８によって
形成される。トランジメタＴ１のソース１５はメタリッ
ク又は多結晶シリコン接地電位端子”電極１６に被覆酸
化誘電体を介してそれぞれ電気的（（適切に接続してい
る。トランジスタＴ２のソース１９は同様に基準電位■
８Ｖｃ接続している。
図示のバイアス電流デプレッション型トランジスタＴ４
はＮ＋ソース／ドレーン領域２１，２３と中間Ｎ″″″
領域とによって形成される。そのトランジスタＴ４の被
覆ゲート電極２８ｂはＮ＋領域２６と同様に絶縁された
電極２８ａ接続されている。同様に、バイアス電流調整
回路のポンプ・ンスメント型トランジスタＴ６はＮ＋ソ
ース／ト９レーン領域２７．２９によって形成され、こ
の領域２７．２９は電極２８ａに接続さｔｊている電気
的に絶縁されたゲート２８ｃを持っている。トランジス
タＴ４のドレーン領域２１は５ｖ電源に接続される。ト
ランジスタＴ６のドレーン領域２７は、また、電極２８
ａに接続されている。トランジスタＴ３のソース２９は
電圧基準Ｖ８　に接続している。
図示の実施例装置１０においては、Ｉ・ランジメタＴｌ
、Ｔ２及びＴ６は約１’ＣＶ’ｌｌ（例えば０，８〔Ｖ
〕）のスレシホールド電位ＶＥを有するＮチャンネルＭ
Ｏ３ｍエンハンスメントトランジスタテナリ、又トラン
ジスタＴ４はデプレッション型トランジスタでなる。実
施例のトランジスタＴ１及びＴ２の寸法はｚ、／６較（
幅対長さの比）がトランジスタＴ１について１０ミクロ
ン／１０ミクロンである。コンデンサＣの容量は広く変
更し得、容量結合の必要性に基づき例えば０．０１　［
ｐＦ］から５　［ｐＦ）又はそれ以上にし得る。
バイアス電流デプレション型トランジスタＴ４は例えば
６〔μｍ）／２００［μｍ〕　程度のｚ　／　７１！比
を有し、これにより比較的長いデプレツションヂャネル
を形成すると共に、エンハンスメント型トランジスタＴ
３を通じてソースへの電流■３を流すのに必要な約２〔
μＡ〕　程度の比較的制限された電流工２を流すように
なされている。ポンプ・ンスメント型トランジ、メタＴ
６はトランジスタＴ２の２／ｌ比と比較して比較的大き
いｚ　／　ｌ比２００〔μｍ〕／１０［７１ｍ）　　を
有し、これによりトランジスタＴ６の導電率はトランジ
スタＴ２の導電率の約２ｏ倍となる。図示のエンハンス
メント型トランジスタＴ２及びＴろはほぼ整合されたス
レシホールドｖＴ値（たとえば±２０（ｍＶ）　以内の
）を有し、これによりトランジスタ対Ｔ６、Ｔ４によっ
て形成されるゲート電位ＶＲによって流れる電流は動作
条件においてその導電率にほぼ比例することになる。
本発明によれば、−ランプ速度の制限は前したもの及び
／又は他のタイミング・パラメータというよりは回路の
動作パラメータに基づいて変更し得る。たとえばランプ
速度はそれ自身が変更できるヨウになされている予定値
に調整される。しかし一般にはランプ速度はほぼ一定な
直線値にセットされる。
以上は第１図及び第２図とデバイス１ｏを全体的に述べ
たが、次にその動作を第６図に示す高電圧発生装置（第
１図及び第２図に示したランプ速度制御回路と組合され
ている）と共に詳細１（述べる。
第６８図の高電圧発生装置６０においてチャ−ジポンプ
６１は低電流出力信号ＨＶＣを発生し、この出力信号は
たとえばメモリアレーの不渾発性メモリ素子を書込み及
び消去する場合して使用され、約１０〜５０１：Ｖ）の
範囲の所定の高電圧レベルに上昇する。
チャージポンプは互いに重複しない位相クロック信号０
１．０２によって駆動され、この位相信号としてはたと
えば上述の米国特許第４，２６３，１５６４号及び上述
の米国特許第４．３２’６，１３４に開示された位相ク
ロック発生器によって′構成される。クロック信号はｉ
［ＭＨｚ〕の周波数において振幅が０及び５［Ｖピーり
　Ｃ−り値３間を変化するようになされている。図示の
チャージポンプ６１のトランジスタはエンハンスメント
型トランジスタでなる。また、例えば２０段からなるチ
ャージポンプ回路３０の動作により１〜１０［／’Ａ）
の範囲のピーク軍流容−量において５０〔ｖ〕に及ぶ範
囲の出力電位を供給される。クロック信号を供給するこ
とによって発生器を動作させると、出カッ−）パＨＶＣ
にゆっくりと上昇する出力信号を送出し、この出力ノー
ドは制御回路１ｏが無い場合にはチャージポンプ容量及
び出力負荷６２によって決定される速度で立上る。ＥＥ
ＰＲＱＭデバイスの場合負荷ろ２は多くの場合は容量の
負荷でなる。しかしそのランプ速度は装置３０において
ｍｌＪ　’ｌ卸され、これにより所望の値を超えないよ
うになされている、図示の実施例の場合出力は１０〜４
０［Ｖ’／ｍｓ’ｃｃ］の速度で立上ることが望ましい
が他の応用例のために他のランプ速度を用いるようにし
ても良い。
しかしかかるＩＣチャージポンプ及びランプ制御回路は
容易に大きさ及びランプ速度を大きくも小さくもできる
ということがわかるであろう。さらに比較的低い電圧ク
ロック信号（たとえば５〔■〕又はそれ以下）によって
比較的高い電圧（たとえば２５〜５０　（Ｖ））を容易
に発生できることがわかるで本ろう。
次に第１図において、ランプ速度制御トランジスタはラ
ンプ電圧がコンデン茗Ｃを介してトランジスタＴ１のゲ
ートにフィードバックされるフィードバックによって変
更される導電率を有することが理解される。また、ノー
ド■ｏの電位が発生器のポンプ６１によって立上った時
にトランジスタＴ２が導通しない場合にはコンデンサＣ
はノート”Ｖ、従ってトランジスタＴ１のゲートにノー
ド、ｖｏの電圧を移ス。トランジスタＴ１のゲートがス
レショールド■Ｔ又はそれよりわずかに高い電位レベル
に立上ればトランジスタＴ１は導通する。
この時点で発生器が供給する全電流はトランジスタＴ１
を通じて接地に流れ、ノード電圧Ｖ。は電位の上昇をさ
せることな（クランプされる。
トランジスタＴ２の機能は軍流工１　によってコンデン
サＣの放電速度を制御し、ノード■１　に有効に制御さ
れた電圧レベルを与えることで、これによりトランジス
タＴ１をターンオンし制御された量だけ導通する。即ち
電流工１は電位差をコンデンサＣに所望のランプ速度の
関数として与える。
もし■。が所望のランプ速度よりも速く立上ると、Ｖｉ
＆！Ｔ１のターンオンのスレショール）”、１：リモ高
くなる。これはＴ１はＶｌ　を下げて維持してお（はど
太き（ないからである。これによってＴ１はターンオン
し、チャージポンプ、６１がら大きな工。を流し、Ｖｏ
をゆっくり立上らせる。もしＶ。
が所望のランプ速度よりもゆつ（つと立上ると、Ｔ１　
が■１をＴ１　のターンオン・スレショールド以１に下
げて、Ｔ１　をターンオフしチャー：）７１￥ンブ６１
からドレーン亀流１゜を除去する。これによってＶ。を
高速に上昇させる。言い換えれば、発生器６１が動作を
開始してノードＶｏの電位が上昇するときの変位電流は
Ｉ　、　＝　ｃｄ”ｏ／ｄｔ　　となる。ここでＣはコ
ンデンサＣの容量でトランジスＶ りＴ２にかかるものである。　　０／ｄ１　の値はノー
）”Ｖｏのランプ速度である。もし、制御電圧ＶＲが基
準電位ｖ８に対してトランジスタＴ２の所定導通スレシ
ョールド範囲に近い場合には、変位電流ＩＩ　は充分に
小さくなってノード■ｌがトランジスタＴ１のスレショ
ールドより〜も少し高くなることを可能にする。この時
点で、トランジスタＴ１は発生器に充分電流を流し、Ｖ
ｏの電位の上昇をゆっくりさせて、Ｖｏのランプ速度が
所望のランプ速度に対応するようにする。発生器ろ１は
」ビ較的小さい電流零１（例えば１０マイクロＡ）を有
するので、トランジスタＴ１の軍流容限はランプ速度を
制御するのに適当である。また、最大軍流工。は高電圧
発生器出力容量の制御値の近くに設定される。
所望のランプ速度は単ＫＯの値及び放Ｎ　ｊｌｉｌ）　
ｆｌｌ　電よって決定される。この回路の重要な特徴は
ノード■。及びこれに関連の発生器ろ１が広く変更でき
る容量充電型負荷をもつことができ、また回路１０が固
定のランプ速度を維持しうろことである。
勿論負荷が非常に太きければ、ランプ制御゛亀流工。
はＯになり、そしてランプは容量負荷及びＶ。発生器の
最大電流出力によって決定さＡしるように遅（なる。
ｔｉ調整トランジスメタ２と基準電位■８　　との電位
差はトランジスタＴ３及びＴ４を含んでなるバイアス電
流基準回路によって決るようになされ、図示の装置１０
においては０．２〜１．０［Ｖｌの範囲に選定されてい
る。基準回路によってＶＲ及ＶＳは接地電位によりわず
かに高く又は数〔■〕低（し得る。変位電流■１は所望
のランプ速度に基づいて１〜１００　［ｍＡ−、電流範
囲にセットされる。Ｔ３は基準電位■８に関しＴ２と同
様に配置されるので、そのゲートに対する電位差は０．
２〜１．゛０ボルトの範囲、となる。
ランプ速度制御回路は通常のＩＣに集積するにつき充分
小さなエリアを有すると共に比較的高電圧を処理しなが
ら非常におそいランプ速度を制御できるという非常ｌ／
ｃ大きい利益を持つ。
図示の実施例において、トランジスタＴ１のゲートから
正確に制御された電流工１　を引出すように構成されて
いる。この電流値はＣＸｄＶ／ｄＴ　に対応し、（コン
デンサＣの容量値）×（ノードＶ。
の傾斜速度）の値となる。電流工１　が増大していれば
ノード■。の−立上り速度ａＶ／ａＴ−はランプ速度を
速めることができ、又放ｔＸ流工１が非常に遅ければノ
ードｖｏのランプ速度を非常に遅（させる。
従って回路１０は高電位ノードＶｏかも電流を引出しフ
ィードパツクコンデンザの」二肩［る電位差から制御さ
れた電流によるちンデンサ放電速度を差１−引いた関数
でトランジスタを制御するような手段を持っている。さ
らにコンデンサＣの放電は１〜１００　［：ｎＡ］の範
囲の非常に小さい可制御電流６てよって調整されマする
。回路１０においてコンデンサＣかもの放ｉｔ流通路は
ＭＯＳ　）ランジメタＴ２によって構成され、このトラ
ンジスタＴ２はデプレッション型のプルアップトランジ
スタＴ４及びこれに結合されたエンハンスメント型のプ
ルダウントランジスタＴ６等を放電トランジスタＴ２と
一緒に含んでなるバイアス電流制御回路の一部を構成し
ている。
バイアス放電電流制御回路は弱い放軍屯流■１をａｔ　
電流導通トランジスタＴ２のスレシホールド値の絶対値
とはほとんど無関係である。トランジスタＴ２、Ｔ３は
前述したようにほぼ同じスレシホールドを持つ（すなわ
ち２０　［：ｍＶ］以内の）−同じ型のトランジスタで
なり、これにより同じよ５に制御電位ｖＲに応動する。
′　デプレッショントランジスタＴ４は約２〔μＡ〕の
電流を送出する。基準要素でなり、この電流はトランジ
スタＴ６によって低減されることにより電圧基準■Ｒを
発生し、高電圧がトランジスタＴ２のゲートに与えられ
る。トランジスタＴ２はトランジスタＴ３の導電率より
わずかに低い導電率を有し、トランジスタＴ２によって
流される電流値をトランジスタＴ４の基準電流に対して
予定の比率で充分に分割低減される。軍流工、はトラン
ジスタＴ４の電流より２０倍又はそれ以上小さくされ、
小さい再生電流Ｃｎが発生されこの電流はトランジスタ
Ｔ２、Ｔ６を組合せた値の絶対値とは無関係である。こ
の電流がコンデンサＣとトランジスタＴ１との結合に供
給されてトランジスタＴ１に対する制御電位を得た時、
高電圧ノードＶ。上に小さいランプ速度制御器を提供す
る。
図示の実施例はほぼトランジスタＴ４の電流の変化と共
に変化する比較的正確なランプ速度制御装置を得ており
、このトランジスタＴ４は通常ノ動作において例えば＋
：６０〔％〕　の制御が可能で゛ある。高電圧低電流発
生器が所望のランプ速度より低い速度でノードＶｏ及び
その負荷ろ２を充電しようとすると、トランジスタＴ１
のゲートはその電圧をわずかに増大させ、そしてこれに
より電流をさらに低減させて安定なランプ速度を維持す
るには不要な過電流を補償するよう６でなされている。
しかし発生器が所望のランプ速度では供給することがで
きないような比較的大きい負荷をランプ速度制御装置の
外部負荷として用いられているような場合には、ランプ
速度制御玉流工。は急激にほぼＯになり、これにより発
生器がこの外部負荷をその最大容量で駆動させることが
できるようになされている。
たとえばＥＥＰＲＯＭ　回路のような高電圧発生：櫛に
対して与えられる容量的な負荷は非常に広い範囲例えば
１００倍穆変圧亘って変化し得、また負荷の大小にかか
わらず同じランプ速度を持つことが望ましいので、本発
明による回路及び方法はかかるＩＣｖｃ適用して有用で
ある。
従って本発明によれば、例えば５　（Ｖ）　Ｎチャネル
ＭＯ３ＥＥＰＦｔＯＭ回路のような高電圧オンチップ電
源に適用して特に好適であるＩＣ高電圧ランプ速度を得
ることができる。しかし本発明の種々の特徴を特殊なＮ
チャネルＭＯ３を用いた実施例について述べ、またその
有用性を述べたが、さらに他のノード変型例及び応用例
が本明細書の開示に基づいて明らかであり、かつ本発明
の精神及び範囲に入っていることは明らかであろう。
この点に関して本発明による装置及び方法はＮチャネル
ＭＯ３技術以外に例えばＰチャネルＣＭＯ８（ＭＯＳ、
、／　ＳＯ３を含む）についてのＩＣ技術に適用できる
ことが明らかであり、また電位の値が接地電位である基
ヤ屯位からの差の絶対値と見ることができることは明ら
かであろう。
【図面の簡単な説明】
第１図は本発明によるＩＣランプ速度制御回路の実施例
を示す路線的接続図、第２図は第１図の高電圧ランプ速
度制御回路のＩＣを示す平面図、第６図は第１図のラン
プ速度制御回路と共に用いて好適なＩＣ高罵圧チャージ
ポンプな示す接続図である。、 １０・・・高電圧ランプ制御回路、１２・・・Ｐ型基板
、１４．１５，１９．２０，２７，２９・・・Ｎ＋領領
域２２・・多結晶シリコン電極、２６・・・金属電極、
２８・・・多結晶シリコン領域、ろＯ・・・高電圧発生
器、ろ１・・・チャージポンプ、６２・・・負荷。 特許出願人　　ザイコール・インコーホレーテッド（外
４名）

Claims (1)

  1. 【特許請求の範囲】 （１）高電圧信号源電位をランプ電流制御ノードに容量
    的に結合するステップと、 前記制御ノードを所望のランプ速度に比例する速度で放
    電するステップと、 前記高電圧信号源を電流源との間に流れる電流の流れを
    前記ランプ電流制御ノート９の電位に応答して制御する
    ステップと、 から構成される高電圧集積回路信号源のランプ速度を制
    御する方法。 （２）高電圧低電流チャージポンプ発生器の電位立上り
    速度を制御する方法であって、 前記発生器の上昇電位を制御ノードに容量的に結合する
    ステップと、 前記発生器の電位の所望立上り速度に比例する一定速度
    で前記制御ノードから電流を引き出すステップと、 前記制御ノードの電位に応答して前記発生器と電流源と
    の間の電流の流れを制御するステップと、から構成され
    る方法。 （３）前記発生器と電流源との間の電流の流れを制御す
    るステップが、前記制御ノート９電位をＭＯＳ　）ラン
    ジスタのゲートに結合し、前記発生器及び電流源を前記
    トランジスタのソース及びドレーンに夫λ結合するステ
    ップから成る特許請求の範囲第（２）項記載の方法。 （４）高電圧信号の発生を開始させて電位が上昇する出
    力信号を供給するステップと、 出力信号の関数として制御ノード化容量的に充電するス
    テップと、 放電速度が所望のランプ速度の関数となるように調節さ
    れた状態で前記制御ノードを放電させるステップと、 出力信号が所望のランプ速度と実質的に異なる速度では
    電位を上昇させないように前記制量ノード電位の関数と
    して出力信号を接地源に導くステップと、 から構成される集積回路高電圧発生方法。 （５）高電圧発生器に電気的に接続する高電位入力手段
    と、 基準電位電流源に電気的に接続する接地手段と、制御電
    位ノードと・ 前記ノードの制御電位に応動して上記高電位入力手段及
    び接地手段間に流れる電流を調整するランプ速度電流制
    御手段と、 制御電位ノードを上記高電位入力手段に・容量的に結合
    する容量結合手段と、 上記制御電位ノード及び基準電位ノー１間を流Ｊする電
    流を制御する制御ノード放電手段と、を具えることを特
    徴とする高電圧発生器の高電圧ランプ速度制御集積回路
    。 （６）前記ランプ速度電流制御手段がゲート、ソース及
    びドレーンを含むＭＯＳトランジスタから成り、前記制
    御電位ノードが前記〉−トに結合され、前記トランジス
    タの導電率が前記制御電位ノード制＼　　　　　御電位
    によって調整される特許請求の範囲第（５）項記載の回
    路。 （力　前記ランプ速度電流制御トランジスｌの導電率が
    オフ状態で約１ナノアジ硬アから飽和電流状態で約１０
    ０マイクロアン〈アの範囲となる特許請求の範囲第（６
    ）項記載の回路。 （８）上記容量結合手段が約０．０２〜１０　［ｐＦ］
    の範囲の容量をもつ１つ又は複数の集積回路コンデンサ
    を有し、また上記制御ノード放電手段が放電トランジス
    タの導電率を約１〜２００　［ｎＡ：］の範囲の電流値
    に制御することにより約５〜１０．０　〔Ｖ／ｍｓ：］
    の調整ランプ速度を得るためバイアス電流制御手段と共
    に少な（とも１つのＭＯＳ）ランジスタを有する特許請
    求の範囲第（６）項に記載の回路。 （９）上記バイアス電流制御手段は、ＭＯＳデプレッシ
    ョン型プルアップトランジスタと、上記放電手段トラン
    ジスタのゲート導通スレシホールト値トはぼ同一のゲー
    ）竺、ｉスレシホールド値をもつエンハンスメントＭＯ
    ８プルダウントランジスタとを有する特許請求の範囲第
    （８）項に記載の回路。 ００）上記バイアス電流制御エンハンスメント型トラン
    ジスタは放電手段トランジスタの導電率の約２０倍の導
    電率をもつ特許請求の範囲第（９）謂に記載の回路。 ０１）　　前記高電圧発生器が約０．１〜１００マイク
    ロアン２アの範囲に電流出力容量を制限した場合に約５
    ０ボルトに及ぶ高電圧を発生する特許請求の範囲第（５
    ）項記載の回路。 （１２１少（とも１０〔■〕の最大電位をもつ高電圧信
    号と、約０．１〜１００〔μＡ〕の範囲の電流出力容量
    とを有するＩＣ発生手段と、 ゲートに供給される制御ノードに応動して基準電位源へ
    の発生器出力電流の流れを制御するＭＯＳエンハンスメ
    ント型トランジスタと、 上記出力電位を上記制御電位ノードに容量的に結合する
    ＩＣコンデンサと、 上記制御電位ノードを発生器回路の所望のランプ速度に
    比例する調整電流速度で放電する放電制御手段と、 を具える調整されたランプ速度をもつＩＣ高電圧電源。
JP58093873A 1982-05-27 1983-05-27 高電圧ランプ速度制御方法及び集積回路 Granted JPS58212700A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/382,767 US4488060A (en) 1979-01-24 1982-05-27 High voltage ramp rate control systems
US382767 1995-02-02

Publications (2)

Publication Number Publication Date
JPS58212700A true JPS58212700A (ja) 1983-12-10
JPH0419639B2 JPH0419639B2 (ja) 1992-03-31

Family

ID=23510331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093873A Granted JPS58212700A (ja) 1982-05-27 1983-05-27 高電圧ランプ速度制御方法及び集積回路

Country Status (5)

Country Link
US (1) US4488060A (ja)
JP (1) JPS58212700A (ja)
DE (1) DE3319335C2 (ja)
FR (1) FR2527805B1 (ja)
GB (1) GB2120889B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074558A (ja) * 1983-08-31 1985-04-26 ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン 内部高電圧（Ｖｐｐ）上昇制御回路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117915A (ja) * 1984-11-13 1986-06-05 Fujitsu Ltd 遅延回路
JPS6459693A (en) * 1987-08-31 1989-03-07 Oki Electric Ind Co Ltd Control circuit for eeprom
US5014097A (en) * 1987-12-24 1991-05-07 Waferscale Integration, Inc. On-chip high voltage generator and regulator in an integrated circuit
JP2752640B2 (ja) * 1988-08-07 1998-05-18 日本電気アイシーマイコンシステム株式会社 中間レベル発生回路
EP0356571B1 (en) * 1988-09-02 1992-02-19 Oki Electric Industry Company, Limited Control circuit for eeprom
US5042009A (en) * 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
FR2655762B1 (fr) * 1989-12-07 1992-01-17 Sgs Thomson Microelectronics Fusible mos a claquage d'oxyde tunnel programmable.
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
DE4229342A1 (de) * 1992-09-04 1994-03-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Ansteuerung mit gepulsten Signalen
US5408133A (en) * 1993-05-03 1995-04-18 Delco Electronics Corporation Ramp control circuit
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
FR2738386B1 (fr) * 1995-09-05 1997-10-24 Sgs Thomson Microelectronics Procede et circuit de programmation et d'effacement d'une memoire
FR2768274B1 (fr) * 1997-09-10 1999-11-05 Sgs Thomson Microelectronics Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
US6266075B1 (en) 1999-07-08 2001-07-24 Brady Worldwide, Inc. Printer with memory device for storing platen pressures
US7049857B2 (en) * 2002-01-17 2006-05-23 International Business Machines Corporation Asymmetric comparator for low power applications
US6980047B1 (en) 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
US7105947B1 (en) * 2003-05-21 2006-09-12 Cisco Technology, Inc. Method and system for voltage tracking and sequencing in a power supply
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
KR100710807B1 (ko) * 2006-05-19 2007-04-23 삼성전자주식회사 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
WO2009155540A1 (en) * 2008-06-20 2009-12-23 Monolithic Power Systems, Inc. Charge pumps with controlled ramp rate
CN109263287B (zh) * 2018-08-15 2020-01-31 珠海艾派克微电子有限公司 Rc投切电路、电存储装置及印刷材料更换部件
US11881280B2 (en) * 2020-11-30 2024-01-23 Stmicroelectronics International N.V. Circuit and method for constant slew rate in high voltage charge pumps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558927A (en) * 1968-12-09 1971-01-26 Rank Organisation Ltd Apparatus for controlling the effects of backlash
US3818244A (en) * 1970-01-23 1974-06-18 Dolley Labor Inc Limiters for noise reduction systems
US3621284A (en) * 1970-12-07 1971-11-16 Sylvania Electric Prod Attenuation circuit
JPS4881450A (ja) * 1972-02-01 1973-10-31
US4314265A (en) * 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
US4274012A (en) * 1979-01-24 1981-06-16 Xicor, Inc. Substrate coupled floating gate memory cell
NL8004852A (nl) * 1979-08-31 1981-03-03 Xicor Inc Geintegreerde, in stijgtijd geregelde, spanning- generatorstelsels.
US4263664A (en) * 1979-08-31 1981-04-21 Xicor, Inc. Nonvolatile static random access memory system
US4326134A (en) * 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
US4314264A (en) * 1980-08-15 1982-02-02 The Mead Corporation Ink supply system for an ink jet printer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074558A (ja) * 1983-08-31 1985-04-26 ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン 内部高電圧（Ｖｐｐ）上昇制御回路
JPH0566680B2 (ja) * 1983-08-31 1993-09-22 Nat Semiconductor Corp

Also Published As

Publication number Publication date
DE3319335A1 (de) 1983-12-01
DE3319335C2 (de) 2001-02-08
US4488060A (en) 1984-12-11
FR2527805A1 (fr) 1983-12-02
GB2120889B (en) 1986-06-25
JPH0419639B2 (ja) 1992-03-31
FR2527805B1 (fr) 1990-01-26
GB2120889A (en) 1983-12-07
GB8314586D0 (en) 1983-06-29

Similar Documents

Publication Publication Date Title
JPS58212700A (ja) 高電圧ランプ速度制御方法及び集積回路
US5844404A (en) Voltage regulator for semiconductor non-volatile electrically programmable memory device
US5870345A (en) Temperature independent oscillator
US6002599A (en) Voltage regulation circuit with adaptive swing clock scheme
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
EP0593105B1 (en) Efficient negative charge pump
JP2703265B2 (ja) 調整器
JPH09288523A (ja) 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US6781890B2 (en) Nonvolatile memory and processing system
US20110050325A1 (en) Circuit Arrangement for Voltage Supply and Method
JPH0249057B2 (ja)
JPS58212699A (ja) 集積回路用高電圧クランプ方法及び回路
JPH0567965B2 (ja)
US3996482A (en) One shot multivibrator circuit
JP4090537B2 (ja) 半導体メモリ装置の内部昇圧電圧発生器
TW425559B (en) Regulated negative voltage supply circuit for floating gate memory devices
US4952863A (en) Voltage regulator with power boost system
JPH07220490A (ja) 電圧調整器
US5483179A (en) Data output drivers with pull-up devices
US4979088A (en) Integrated high voltage generating system
JPH08205526A (ja) 半導体集積回路の内部電圧昇圧回路
US5638023A (en) Charge pump circuit
JP3779403B2 (ja) 半導体メモリ装置の電圧昇圧回路
JPH097371A (ja) 昇圧電圧供給回路
JP3303761B2 (ja) 昇圧回路