JPS58212319A - 耐サ−ジ回路 - Google Patents
耐サ−ジ回路Info
- Publication number
- JPS58212319A JPS58212319A JP9247282A JP9247282A JPS58212319A JP S58212319 A JPS58212319 A JP S58212319A JP 9247282 A JP9247282 A JP 9247282A JP 9247282 A JP9247282 A JP 9247282A JP S58212319 A JPS58212319 A JP S58212319A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- surge
- power supply
- diode
- output side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号の送受においてインタフェース回路がサー
ジによる破壊、故障を起すことを防止する耐サージ回路
に関するものである。
ジによる破壊、故障を起すことを防止する耐サージ回路
に関するものである。
第１図は従来の装置を示すものでＡは送信側、Ｂは受信
側、Ｌは２本の通信想を示すものであシ、このような製
電において、雷サージのような高い電圧が伝送ラインに
加わると、前記の回路では送信側ではドライバーが、受
信側では電源が破壊する。また破壊に至らない場合でも
電源よシ侵入するノイズで誤動作する恐れがある。
側、Ｌは２本の通信想を示すものであシ、このような製
電において、雷サージのような高い電圧が伝送ラインに
加わると、前記の回路では送信側ではドライバーが、受
信側では電源が破壊する。また破壊に至らない場合でも
電源よシ侵入するノイズで誤動作する恐れがある。
本発明は数千Ｖの雷サージ（６ＫＶまで確証、済）が信
号伝送線に印加された場合でも、インタフエ−ス回路が
故障、誤動作を起さない回路構成を与えることを目的と
するものである。
号伝送線に印加された場合でも、インタフエ−ス回路が
故障、誤動作を起さない回路構成を与えることを目的と
するものである。
次に本発明の実施例を図面について説明する。
〔実施例１〕
第２図及び第３図は本発明の一実施例を示すもので、Ａ
は送信側、Ｂは受信側であシ、送信側及び受信１Ｍ＋１
は通信線りで連結されている。Ｑはドライバーを示すも
ので、このドライバーには送信装置（図示せず）よりの
信号が与えられる。Ｑ′はバッファで受信側においては
このバッファを介して受信装置（図示せず）に信号が与
えられる。送信装置と通信線、通信線と受信装置との間
に配置されている装置をインタフニースト１］＋フ。
は送信側、Ｂは受信側であシ、送信側及び受信１Ｍ＋１
は通信線りで連結されている。Ｑはドライバーを示すも
ので、このドライバーには送信装置（図示せず）よりの
信号が与えられる。Ｑ′はバッファで受信側においては
このバッファを介して受信装置（図示せず）に信号が与
えられる。送信装置と通信線、通信線と受信装置との間
に配置されている装置をインタフニースト１］＋フ。
粥２図、第３図は送信側のドライバーを保護した実施例
で、第３図（はフォトカブラＰを用いたインタフェース
回路の例である。すなわちドライバーＱの出力側にカス
ケードにダイオードＤＩ Ｉ Ｄ２を・ 、：１ 接続し、ダイオードＤ、は電源電圧■。０が与えられ、
ダイオードＤ２はアース側に接続され、通信線りとダイ
オードＤｌｌＤ２の接続点との間に抵抗Ｒが挿入されて
いる。外来サージの正杼件のものは電源へ、負極性のも
のはグランド側へバイパスされるのでドライバーＱは破
壊しない。かつ直列に挿入された抵抗Ｒでサージ電流も
制限されるので電源（図示せず）の破壊も起しにくい。
で、第３図（はフォトカブラＰを用いたインタフェース
回路の例である。すなわちドライバーＱの出力側にカス
ケードにダイオードＤＩ Ｉ Ｄ２を・ 、：１ 接続し、ダイオードＤ、は電源電圧■。０が与えられ、
ダイオードＤ２はアース側に接続され、通信線りとダイ
オードＤｌｌＤ２の接続点との間に抵抗Ｒが挿入されて
いる。外来サージの正杼件のものは電源へ、負極性のも
のはグランド側へバイパスされるのでドライバーＱは破
壊しない。かつ直列に挿入された抵抗Ｒでサージ電流も
制限されるので電源（図示せず）の破壊も起しにくい。
なお、この−合、サージ電圧はドライバーＱへ流れる前
に、ダイオードＤ、の方へ流れるように、電圧ｖ０゜を
足めることか必要である。すなわちインタフェースの破
壊電圧よりも、ダイオードＤ、又はＤ２の側へ加わる電
圧が低くなるようにすべきである。
に、ダイオードＤ、の方へ流れるように、電圧ｖ０゜を
足めることか必要である。すなわちインタフェースの破
壊電圧よりも、ダイオードＤ、又はＤ２の側へ加わる電
圧が低くなるようにすべきである。
〔実施例２〕
回路の動作上面動抵抗Ｒを大きくできない揚台ｌ−Ｉ実
施例１では電源の破壊あるい（−電源で吸収しきれない
ノイズによるシステムの故障が起る可能性がある。
施例１では電源の破壊あるい（−電源で吸収しきれない
ノイズによるシステムの故障が起る可能性がある。
第４収、亮５図はよシ信和性を向上させるために回路の
電源とは：多１」に電源Ｓ、 、 Ｂ２を設け、この電
源部でサージを吸収するようにしたものである。
電源とは：多１」に電源Ｓ、 、 Ｂ２を設け、この電
源部でサージを吸収するようにしたものである。
勿論供給電源Ｓ、 、 Ｂ２は保護しようとするドライ
バーの耐圧よシ低くなく−てはならない。殆入どのドラ
イバー素子は負極性のパルスの耐圧はたかだか数Ｖであ
る。従って第５図はこの点に着目し、第４図の負極性用
のｔ源を省略し、グランドを代シに使用したものである
。このとき負極性パルスは１■以下に抑制される。
バーの耐圧よシ低くなく−てはならない。殆入どのドラ
イバー素子は負極性のパルスの耐圧はたかだか数Ｖであ
る。従って第５図はこの点に着目し、第４図の負極性用
のｔ源を省略し、グランドを代シに使用したものである
。このとき負極性パルスは１■以下に抑制される。
〔実施例３〕
別電源Ｓ、 、 Ｂ２を設け、ここでサージを吸収する
場合は電源のサージ１倉の強化が容易で且つシステム内
の％称へのノイズの洩れをなくせるので信号の出口でサ
ージを吸収するようにできる。第６凶はその実施例を示
す。第７１１Ｌｌ−１第６図の電源２を省略したもので
ある。
場合は電源のサージ１倉の強化が容易で且つシステム内
の％称へのノイズの洩れをなくせるので信号の出口でサ
ージを吸収するようにできる。第６凶はその実施例を示
す。第７１１Ｌｌ−１第６図の電源２を省略したもので
ある。
この実施例では、信号の出力端で面接サージを吸収する
のでドライバーの保護効朱は高まる。たたし’ＩＩ源の
耐サージ性を高める必要が生じてくる。
のでドライバーの保護効朱は高まる。たたし’ＩＩ源の
耐サージ性を高める必要が生じてくる。
〔実施１シリ４ 〕
第８区〜第１３図は実施例２．３で用いる耐サージ川の
ための電源の実施例を示す。侵入するサージが低い揚台
は回路の簡単な第８図でよい。勿論抵抗の左端とアース
との間に匣流寛源が接続されているものである。ややサ
ージが高い場合は電源に直列にダイオードＤを接続し、
電源へのサージの逆流を防止する（第９図に示す）。第
１０図に示すようにツェナーダイオードＺＤを用いると
任意の制限電圧が得られ、保護しようとするドライバー
の耐圧に適し大保護ができる。同時にツェナーダイオー
ドによる電圧制限効果が加ゎシよシ有効である。
ための電源の実施例を示す。侵入するサージが低い揚台
は回路の簡単な第８図でよい。勿論抵抗の左端とアース
との間に匣流寛源が接続されているものである。ややサ
ージが高い場合は電源に直列にダイオードＤを接続し、
電源へのサージの逆流を防止する（第９図に示す）。第
１０図に示すようにツェナーダイオードＺＤを用いると
任意の制限電圧が得られ、保護しようとするドライバー
の耐圧に適し大保護ができる。同時にツェナーダイオー
ドによる電圧制限効果が加ゎシよシ有効である。
第１１図は供給部へのサージの逆流を防止するためダイ
オードに直列に接続し信頼性を高めたものである。
オードに直列に接続し信頼性を高めたものである。
第１２図は３端子の定電圧素子Ｔを用いたもので回路が
簡単になる利点がある。第１３図は直列にダイオードＤ
を接続し、３端子定電圧素子を保護したものである。
簡単になる利点がある。第１３図は直列にダイオードＤ
を接続し、３端子定電圧素子を保護したものである。
〔実施例５〕
通常ドライバーＱは数個から数１０個ある。個々の組毎
に電源を設けるとサージ吸収には効果的であるが、部品
数が増えるので不適当である。この場合・はサージ吸収
用の電源はすべて共通にするかブロックに分けて各ブロ
ック毎に供給する方が効率がよい。
に電源を設けるとサージ吸収には効果的であるが、部品
数が増えるので不適当である。この場合・はサージ吸収
用の電源はすべて共通にするかブロックに分けて各ブロ
ック毎に供給する方が効率がよい。
第４図は実施例２に、第１５図は実施例３に夫々適用し
た具体回路例を示す。
た具体回路例を示す。
〔実施例６〕
伝送線に印加されたサージは当然受信側にも加わる。送
信側で行なったと類似の方法を採用することによシ受信
側も保護することができる。
信側で行なったと類似の方法を採用することによシ受信
側も保護することができる。
第１６図は入力端で保護した場合を、第１７図は第１６
図を１電源式にした場合を、第１８図は抵抗通過後に、
保護したものを、第１９図は第１８図の１電源式にした
場合金夫々示す。
図を１電源式にした場合を、第１８図は抵抗通過後に、
保護したものを、第１９図は第１８図の１電源式にした
場合金夫々示す。
第１６図〜第１９図の中でＲ，、Ｒ２，Ｃはノイズ除云
のために用いられるものに過ぎ々い。
のために用いられるものに過ぎ々い。
なお上記の実施例において、主としてダイオードを用い
た例について説明したが、ダイオードの代シにツェナダ
イオードを用いるｑとも可能であ：１・１ シ、ひろく２端子サイリスタを用いうろことはいうまで
もない。
た例について説明したが、ダイオードの代シにツェナダ
イオードを用いるｑとも可能であ：１・１ シ、ひろく２端子サイリスタを用いうろことはいうまで
もない。
〔実施例７〕
伝送線に印加されるサージ電圧がきわめて高い場合、サ
ージ吸収回路のグランド線に大電流が流れ、そのためグ
ランド点の電位が上り回路の１動作を引き起す。
ージ吸収回路のグランド線に大電流が流れ、そのためグ
ランド点の電位が上り回路の１動作を引き起す。
従ってこの場合はサージ吸収用の電源のグランド線は送
受信号線のグランド線とは別個にする必要がある。紀２
０図、第２１図はその具体例を示す。即ち第２０図では
電源？？Ｊ’ｔ 、１２２本グランド線１，１本を送受
間に追加している。すなわち電源Ｓ、からの電源線１１
は送信側ＡのノイズカットＮ２と受信ＩＩＩ Ｂのノイ
ズカットＮ４へ接続され、又電源Ｓ２の電源ａ １２は
送信側ＡのノイズカットＮ１と受信側Ｂのノイズカット
Ｎ、に接続され、グランド線１．はノイズカットＮ、〜
Ｎ４と電源Ｓ、 、 Ｓ２へと接続されている。ノイズ
カッ） ａ ％ ｄはサージ吸収用電源として用いられ
るもので、例えば第４図でａ、ｂの箇所へ、第１６図で
ｃ ’ｌ’；’、、 ｄの箇所へ接続されるものである
。
受信号線のグランド線とは別個にする必要がある。紀２
０図、第２１図はその具体例を示す。即ち第２０図では
電源？？Ｊ’ｔ 、１２２本グランド線１，１本を送受
間に追加している。すなわち電源Ｓ、からの電源線１１
は送信側ＡのノイズカットＮ２と受信ＩＩＩ Ｂのノイ
ズカットＮ４へ接続され、又電源Ｓ２の電源ａ １２は
送信側ＡのノイズカットＮ１と受信側Ｂのノイズカット
Ｎ、に接続され、グランド線１．はノイズカットＮ、〜
Ｎ４と電源Ｓ、 、 Ｓ２へと接続されている。ノイズ
カッ） ａ ％ ｄはサージ吸収用電源として用いられ
るもので、例えば第４図でａ、ｂの箇所へ、第１６図で
ｃ ’ｌ’；’、、 ｄの箇所へ接続されるものである
。
第２１図は１電源でサージを吸収している例を示す。こ
の場合は電源線は’＋ ＋ ’２の２本でよい。
の場合は電源線は’＋ ＋ ’２の２本でよい。
不発明は叙上のように、ノ＜ソファ口重と通信−との間
に、サージ吸収回路會設りることにより、耐サージ性會
同上ゼしめうる効果會肩するものでろる０
に、サージ吸収回路會設りることにより、耐サージ性會
同上ゼしめうる効果會肩するものでろる０
第１図に従来の通信１ｇｌ縁、第２凶及び第３図に不発
明の耐サージ回路の実施例、第４図乃至第７図は他の実
施例、第８図乃至第１３凶に電源の実施例、第１４図及
び第１５図に具体的回路、第１６図乃至第１９図に受信
側の保護の例會示す○第加図及び第２１図は他の実施例
？示すＯ Ｑ・・・・・・トライバ＝ Ｄｒ 、Ｄ２・・・・ダイ
オード、 ＺＤ・・・・・ツェナータイオード、Ｐ・
・・・万一トカフ“う、Ｓ＋、Ｓｔ・・・・・・電源 特許出願人 松下電工体式会社 ８１ 第１図 ７２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 、第１０図 第１１図 第１２図 第１１図 第１２図 第１５図 「 − 第１６図 第１７図 Ｂ 第２０図 第２１図 １
明の耐サージ回路の実施例、第４図乃至第７図は他の実
施例、第８図乃至第１３凶に電源の実施例、第１４図及
び第１５図に具体的回路、第１６図乃至第１９図に受信
側の保護の例會示す○第加図及び第２１図は他の実施例
？示すＯ Ｑ・・・・・・トライバ＝ Ｄｒ 、Ｄ２・・・・ダイ
オード、 ＺＤ・・・・・ツェナータイオード、Ｐ・
・・・万一トカフ“う、Ｓ＋、Ｓｔ・・・・・・電源 特許出願人 松下電工体式会社 ８１ 第１図 ７２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 、第１０図 第１１図 第１２図 第１１図 第１２図 第１５図 「 − 第１６図 第１７図 Ｂ 第２０図 第２１図 １
Claims (2)
- （１）インタフェース回路′と、前記の回路の出力側に
接続されている抵抗とを備え、前記の回路の出力側に、
カスケード接続されたダイオード又はツェナダイオード
のととき２端子サイリスタの接続の中点を接続し、前記
の一方のサイリスタはアース側に接続され、他方のサイ
リスタは、電源側接続されることを特徴とする耐サージ
回路。 - （２）インタフェース回路と、前記の回路の出力側に接
続されている抵抗とを備え、前記の回路の出力側に、カ
スケード接続されたダイオード又はツェナダイオードの
とと＠２端子サイリスタの接続の中点を接続し、少くと
も前記の一方のサイリスタはサージ用電源に接続されて
いることを特徴とする耐サージ回路。 （３１インタフェース回路と、前記の回路の出力側に接
続されている抵抗とを備え、前記の回路の出力側に、カ
スケード接続されたダイオード又はツェナダイオードの
ととき２端子サイリスタの接続の中点を接続し、少くと
も前記の一方のサイリスタはサージ用電源に接続されて
いる回路において、送信側及び受信側に設けられたノイ
ズカットに接続される電源に、専用のグランド線を配置
することを特徴とする耐サージ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247282A JPS58212319A (ja) | 1982-05-31 | 1982-05-31 | 耐サ−ジ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247282A JPS58212319A (ja) | 1982-05-31 | 1982-05-31 | 耐サ−ジ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212319A true JPS58212319A (ja) | 1983-12-10 |
Family
ID=14055262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9247282A Pending JPS58212319A (ja) | 1982-05-31 | 1982-05-31 | 耐サ−ジ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03273820A (ja) * | 1990-03-20 | 1991-12-05 | Fujitsu Ltd | Ｉｓｄｎ用給電回路の過電圧保護回路 |
-
1982
- 1982-05-31 JP JP9247282A patent/JPS58212319A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03273820A (ja) * | 1990-03-20 | 1991-12-05 | Fujitsu Ltd | Ｉｓｄｎ用給電回路の過電圧保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421220B2 (en) | Low capacitance surge protector for high speed data transmission | |
| US3934175A (en) | Power surge protection system | |
| US5388021A (en) | Voltage surge suppression power circuits | |
| US5889644A (en) | Device and method for electrostatic discharge protection of a circuit device | |
| US7768761B2 (en) | Surge protection device | |
| JPS61150617A (ja) | サ−ジ防護回路 | |
| US10944255B2 (en) | Ultra low capacitance transient voltage suppressor | |
| JPH0586129B2 (ja) | ||
| GB1574078A (en) | Voltage-limiting circuit | |
| JP2003111270A (ja) | サージプロテクタ | |
| US6377434B1 (en) | Individual secondary protection device | |
| US4727571A (en) | Circuit for surge voltage protection in electronic telephone stations | |
| JPS58212319A (ja) | 耐サ−ジ回路 | |
| JP2001327069A (ja) | サージ保護装置及びサージ保護方法、伝送装置 | |
| CN100438017C (zh) | 静电防护电路 | |
| JPS5976120A (ja) | 信号伝達装置におけるサ−ジ保護装置 | |
| JP2654172B2 (ja) | 雷防護回路 | |
| JPH0412764Y2 (ja) | ||
| RU21316U1 (ru) | Устройство защиты от перенапряжений телекоммуникационного оборудования | |
| JPS58162085A (ja) | 保護回路 | |
| JPS63194526A (ja) | サ−ジ保護回路 | |
| JPS60141127A (ja) | 過電圧保護回路 | |
| JPH0323805Y2 (ja) | ||
| JPS60194727A (ja) | 過電圧保護回路 | |
| RU23532U1 (ru) | Устройство для защиты от перенапряжений телекоммуникационного оборудования |