JPH0586129B2 - - Google Patents
Info
- Publication number
- JPH0586129B2 JPH0586129B2 JP59235927A JP23592784A JPH0586129B2 JP H0586129 B2 JPH0586129 B2 JP H0586129B2 JP 59235927 A JP59235927 A JP 59235927A JP 23592784 A JP23592784 A JP 23592784A JP H0586129 B2 JPH0586129 B2 JP H0586129B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- overvoltage
- field effect
- series
- slic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005693 optoelectronics Effects 0.000 claims abstract description 3
- 238000010521 absorption reaction Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000006096 absorbing agent Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/18—Automatic or semi-automatic exchanges with means for reducing interference or noise; with means for reducing effects due to line faults with means for protecting lines
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Emergency Protection Circuit Devices (AREA)
- Interface Circuits In Exchanges (AREA)
- Structure Of Telephone Exchanges (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に主デイストリビユータと電子
SLIC内蔵の加入者モジユールとを備えた交換設
備における過電圧吸収回路装置に関する。
SLIC内蔵の加入者モジユールとを備えた交換設
備における過電圧吸収回路装置に関する。
在来のSLIC（Subscrider Line Interface
Circuit「加入者線インターフエース回路」）から
電子式のSLICへの移行にともなつて、IC技術に
よつて要求される新しい保護装置が必要である。
これまでの提案は殆ど過電圧によつて生じる電流
を吸収するものばかりであつた。これによりなお
もかなり高い電流が加入者モジユールへ導入され
ることがあり、このことが高価な構成を招き、現
代的電子回路組み込みの障害となつていた。
Circuit「加入者線インターフエース回路」）から
電子式のSLICへの移行にともなつて、IC技術に
よつて要求される新しい保護装置が必要である。
これまでの提案は殆ど過電圧によつて生じる電流
を吸収するものばかりであつた。これによりなお
もかなり高い電流が加入者モジユールへ導入され
ることがあり、このことが高価な構成を招き、現
代的電子回路組み込みの障害となつていた。
〔発明が解決しようとする課題〕
本発明が解決しようとする課題は、主デイスト
リビユータと加入者モジユールとの間に配置さ
れ、入力端における過電圧時に電子SLICがなお
も耐え得る限界電流しか許さない過電圧除去回路
手段を提供することにある。
リビユータと加入者モジユールとの間に配置さ
れ、入力端における過電圧時に電子SLICがなお
も耐え得る限界電流しか許さない過電圧除去回路
手段を提供することにある。
上述の課題を解決するため、本発明において
は、主デイストリビユータと２つの心線を介して
主デイストリビユータと結合され電子式加入者線
インターフエース回路を内蔵する加入者モジユー
ルとを備えた交換設備における過電圧吸収回路装
置において、両心線内に加入者線インターフエー
ス回路の前に直列方向に、同じ導電型の２つのエ
ンハンスメント形電界効果トランジスタの直列に
並ぶソース・ドレイン路がそれぞれ接続され、そ
れらのドレイン端子が互に接続され、それらのソ
ース・ゲート端子間にバイアス電圧が加えられ
る。
は、主デイストリビユータと２つの心線を介して
主デイストリビユータと結合され電子式加入者線
インターフエース回路を内蔵する加入者モジユー
ルとを備えた交換設備における過電圧吸収回路装
置において、両心線内に加入者線インターフエー
ス回路の前に直列方向に、同じ導電型の２つのエ
ンハンスメント形電界効果トランジスタの直列に
並ぶソース・ドレイン路がそれぞれ接続され、そ
れらのドレイン端子が互に接続され、それらのソ
ース・ゲート端子間にバイアス電圧が加えられ
る。
本発明の有利な実施態様は特許請求の範囲第２
項以下に記載したとおりである。
項以下に記載したとおりである。
本発明構成によれば、逆直列に接続された２つ
のパワーMOSFETからなる電流制限器を直列枝
路に挿入配置することにより、電流制限器は過電
圧時の電圧サージを縦方向電圧として吸収する。
のパワーMOSFETからなる電流制限器を直列枝
路に挿入配置することにより、電流制限器は過電
圧時の電圧サージを縦方向電圧として吸収する。
以下、図面を参照しながら本発明をさらに実施
例について詳細に説明する。
例について詳細に説明する。
第１図には主デイストリビユータHVおよび加
入者モジユールTBからなる交換設備の全体保護
回路の原理接続図が示されている。主デイストリ
ビユータHVには強く危険を及ぼされない構成部
分に対して２つのサイリスタTh１およびTh２を
備えたサイリスタダイオード式保護装置が設けら
れている。それにより、残留電圧サージが所定値
（例えば250V）に制限される。サイリスタダイオ
ードTh１もしくはTh２のための標準値は、例え
ば100A（10/100μs）もしくは500A（8/20μs）であ
る。強く危険を及ぼされる範囲においては付加的
なガス式アブゾーバＧ１もしくはＧ２が必要であ
り、その場合にガス式アブゾーバＧ１，Ｇ２とサ
イリスタダイオードTh１，Th２との間にそれぞ
れ１つの減結合抵抗Ｒ１もしくはＲ２が挿入され
ている。
入者モジユールTBからなる交換設備の全体保護
回路の原理接続図が示されている。主デイストリ
ビユータHVには強く危険を及ぼされない構成部
分に対して２つのサイリスタTh１およびTh２を
備えたサイリスタダイオード式保護装置が設けら
れている。それにより、残留電圧サージが所定値
（例えば250V）に制限される。サイリスタダイオ
ードTh１もしくはTh２のための標準値は、例え
ば100A（10/100μs）もしくは500A（8/20μs）であ
る。強く危険を及ぼされる範囲においては付加的
なガス式アブゾーバＧ１もしくはＧ２が必要であ
り、その場合にガス式アブゾーバＧ１，Ｇ２とサ
イリスタダイオードTh１，Th２との間にそれぞ
れ１つの減結合抵抗Ｒ１もしくはＲ２が挿入され
ている。
それによりすべての高い吸収電流は主デイスト
リビユータHVだけに限られ、加入者モジユール
TBにはなお過渡的な250V迄の電圧サージが生じ
るだけである。
リビユータHVだけに限られ、加入者モジユール
TBにはなお過渡的な250V迄の電圧サージが生じ
るだけである。
しかしながら、加入者モジユールTBにおける
電子SLICは低い阻止電圧しか持たないので、
250Vの残留電圧は高過ぎる。そこで、本発明に
したがつて、両直列枝路ａ，a′もしくはｂ，b′に
それぞれ電流制限器Ｓ１もしくはＳ２が挿入さ
れ、各電流制限器は逆直列に接続された２つのパ
ワーMOSFETからなる。それにより、入力端に
おける過電圧の際に電子SLICのなおも耐え得る
限界電流しか許さないことが保証される。電流制
限器Ｓ１もしくはＳ２は過電圧時に電圧サージを
縦方向電圧として吸収する。これらの電流制限器
Ｓ１もしくはＳ２の耐圧は最大発生サージ電圧以
上にあらねばならない（例えば300V）。
電子SLICは低い阻止電圧しか持たないので、
250Vの残留電圧は高過ぎる。そこで、本発明に
したがつて、両直列枝路ａ，a′もしくはｂ，b′に
それぞれ電流制限器Ｓ１もしくはＳ２が挿入さ
れ、各電流制限器は逆直列に接続された２つのパ
ワーMOSFETからなる。それにより、入力端に
おける過電圧の際に電子SLICのなおも耐え得る
限界電流しか許さないことが保証される。電流制
限器Ｓ１もしくはＳ２は過電圧時に電圧サージを
縦方向電圧として吸収する。これらの電流制限器
Ｓ１もしくはＳ２の耐圧は最大発生サージ電圧以
上にあらねばならない（例えば300V）。
直列要素に果せられる運転範囲内での直線性お
よび低インピーダンスの如き伝送技術上の要求は
本発明によるパワーMOSFETによつて満たされ
る。その場合に、逆電流方向時にも伝送機能およ
び制限機能を満たすことができるようにするため
に、互いに逆直列接続された２つのパワー
MOSFETが必要である。両ドレインを一括接続
することが好ましく、このことは電流制限器Ｓ
１，Ｓ２のモノリシツク集積回路を可能にする。
よび低インピーダンスの如き伝送技術上の要求は
本発明によるパワーMOSFETによつて満たされ
る。その場合に、逆電流方向時にも伝送機能およ
び制限機能を満たすことができるようにするため
に、互いに逆直列接続された２つのパワー
MOSFETが必要である。両ドレインを一括接続
することが好ましく、このことは電流制限器Ｓ
１，Ｓ２のモノリシツク集積回路を可能にする。
両心線ａ，a′およびｂ，b′中において直列抵抗
Ra，Rbとして働く電流制限器Ｓ１もしくはＳ２
の相対的許容誤差に対する要求は次の関係式によ
つて決められる。
Ra，Rbとして働く電流制限器Ｓ１もしくはＳ２
の相対的許容誤差に対する要求は次の関係式によ
つて決められる。
Ｉ≦±100mAに対して、Ra，Rb≦５Ω
および
ΔR＝｜Ra−Rb｜≦１Ω
最大電流が例えば300Vにおいて150mAにて制
限されるならば、最大発生過渡擾乱が1ms持続し
ても全く過負は起こらない。
限されるならば、最大発生過渡擾乱が1ms持続し
ても全く過負は起こらない。
電流制限器をなおも通過するサージ電流は
SLIC入力端a′，b′になおも運転電圧以上の電圧
を生じることがあるが、しかしこれは各SLIC内
にもともと一緒に集積化されているクランピング
ダイオードＤ１〜Ｄ４によつて吸収される。これ
らのクランピングダイオードＤ１〜Ｄ４は、電子
SLICの相対保護のために必要であり、したがつ
てなんらの付加的コストも生じないものである。
過渡サージ電流の150mA迄の制限のおかげでこ
れらのダイオードＤ１〜Ｄ４は小面積の大きさで
すむ。
SLIC入力端a′，b′になおも運転電圧以上の電圧
を生じることがあるが、しかしこれは各SLIC内
にもともと一緒に集積化されているクランピング
ダイオードＤ１〜Ｄ４によつて吸収される。これ
らのクランピングダイオードＤ１〜Ｄ４は、電子
SLICの相対保護のために必要であり、したがつ
てなんらの付加的コストも生じないものである。
過渡サージ電流の150mA迄の制限のおかげでこ
れらのダイオードＤ１〜Ｄ４は小面積の大きさで
すむ。
個々の保護場所への保護手段の配分によつて次
の利点が得られる。即ち、主デイストリビユータ
HVの出力端ａ，ｂには、その次に全く特別な絶
縁距離を必要としないような低い電圧しか現れな
い。過電圧につながる擾乱エネルギーの吸収もし
くは反射は、機械的構造によつてこのためにもつ
とも適している主デイストリビユータHVにおい
て大部分行なわれる。異なる保護原理の組合せ
（主デイストリビユータHVにおける吸収および
加入者モジユールTBでの電流制限）は、機器、
設備および人にとつて効果的であり、コスト的に
好都合である。加入者モジユールTBでは高い電
圧のためになおも高い電流を導く。
の利点が得られる。即ち、主デイストリビユータ
HVの出力端ａ，ｂには、その次に全く特別な絶
縁距離を必要としないような低い電圧しか現れな
い。過電圧につながる擾乱エネルギーの吸収もし
くは反射は、機械的構造によつてこのためにもつ
とも適している主デイストリビユータHVにおい
て大部分行なわれる。異なる保護原理の組合せ
（主デイストリビユータHVにおける吸収および
加入者モジユールTBでの電流制限）は、機器、
設備および人にとつて効果的であり、コスト的に
好都合である。加入者モジユールTBでは高い電
圧のためになおも高い電流を導く。
電子SLICの保護用ダイオードが必要な相対保
護を配慮する。即ち、それは過電圧が瞬間的に加
わるバツテリー電圧を上回るときに有効になる。
保護場所の分布により保護指示特性および保護レ
ベルのしつかりした境界も可能である。
護を配慮する。即ち、それは過電圧が瞬間的に加
わるバツテリー電圧を上回るときに有効になる。
保護場所の分布により保護指示特性および保護レ
ベルのしつかりした境界も可能である。
第２図には、主デイストリビユータと加入者モ
ジユールとの間の直列心線ａ−a′もしくはｂ−
b′中に挿入されるモノリシツク構成の電流制限器
Ｓ１，Ｓ２の原理回路図が示されている。電流制
限器Ｓ１，Ｓ２は、２つのパワーMOSFETから
なり、両パワーMOSFETはドレインを一括接続
されていて、つまり逆直列接続されており、した
がつて共通の基板（ドレイン）を有する。エンハ
ンスメント形トランジスタの場合における電流制
限のためのバイアス電圧の調整には、直列抵抗
Ｒ，R′もしくは多数の直列接続されたダイオー
ドＭ，M′が用いられる。
ジユールとの間の直列心線ａ−a′もしくはｂ−
b′中に挿入されるモノリシツク構成の電流制限器
Ｓ１，Ｓ２の原理回路図が示されている。電流制
限器Ｓ１，Ｓ２は、２つのパワーMOSFETから
なり、両パワーMOSFETはドレインを一括接続
されていて、つまり逆直列接続されており、した
がつて共通の基板（ドレイン）を有する。エンハ
ンスメント形トランジスタの場合における電流制
限のためのバイアス電圧の調整には、直列抵抗
Ｒ，R′もしくは多数の直列接続されたダイオー
ドＭ，M′が用いられる。
図示の多数の直列接続されたダイオードＭ，
M′の代わりにツエナーダイオードにより電圧制
限を行なうこともできる。
M′の代わりにツエナーダイオードにより電圧制
限を行なうこともできる。
ゲート・ソースにかけられるバイアスなしに既
に導通できるデプレシヨン形のトランジスタを使
用するのが望ましい。その場合電流制限値はトラ
ンジスタパラメータによつて決められなければな
らない。
に導通できるデプレシヨン形のトランジスタを使
用するのが望ましい。その場合電流制限値はトラ
ンジスタパラメータによつて決められなければな
らない。
第３図には第２図による電流制限要素の特性が
示されている。この図から分かるようにこの特性
は正確な零点通過を持ち、このことは所望の電流
制限機能にとつて重要なことである。
示されている。この図から分かるようにこの特性
は正確な零点通過を持ち、このことは所望の電流
制限機能にとつて重要なことである。
第４図には保護機能付き多重結合点が示されて
おり、これにより枝路ａ−a′における電流制限機
能のみならず、BORSCHT思想における別の機
能を引き受けることができる。BORSCHTは、
Battery Feeding〔バツテリー給電〕，Over
Voltage Protection〔過電圧保護〕，Ringing〔呼
出〕，Signalling〔信号化〕，Coding〔符号化〕，
Hybride〔ハイブリツド（４線−２線変換）〕，
Testing〔試験〕を意味する。これらの多重結合
点は、ドレインを一括接続された４つのトランジ
スタＴ１，Ｔ１′，Ｔ１″，Ｔ１を有する。結合
点a″もしくはａには、例えば呼出信号Ｒが印加
されるか、または試険装置Ｔの接続が行なわれ
る。電流制限値を設定するのに適した必要な正の
バイアス電圧を発生させるために、第４図の実施
例ではオプトエレクトロニクカプラ０１，０１′，
０１″，０１が用いられる。
おり、これにより枝路ａ−a′における電流制限機
能のみならず、BORSCHT思想における別の機
能を引き受けることができる。BORSCHTは、
Battery Feeding〔バツテリー給電〕，Over
Voltage Protection〔過電圧保護〕，Ringing〔呼
出〕，Signalling〔信号化〕，Coding〔符号化〕，
Hybride〔ハイブリツド（４線−２線変換）〕，
Testing〔試験〕を意味する。これらの多重結合
点は、ドレインを一括接続された４つのトランジ
スタＴ１，Ｔ１′，Ｔ１″，Ｔ１を有する。結合
点a″もしくはａには、例えば呼出信号Ｒが印加
されるか、または試険装置Ｔの接続が行なわれ
る。電流制限値を設定するのに適した必要な正の
バイアス電圧を発生させるために、第４図の実施
例ではオプトエレクトロニクカプラ０１，０１′，
０１″，０１が用いられる。
第４図に示されている構成ブロツクもモノリシ
ツク集積技術で実施することができ、その際に場
合によつては先に述べた機能を結合するために別
のパワーMOSFET（Ｔ１〓…）を一緒に集積し
てもよい。
ツク集積技術で実施することができ、その際に場
合によつては先に述べた機能を結合するために別
のパワーMOSFET（Ｔ１〓…）を一緒に集積し
てもよい。
本発明回路装置の今まで述べた交換設備への適
用のほかに、本発明の対象は一般の機器技術にお
ける自動直列方式保護に使用することができる。
この場合には長時間負荷の際に電流回路絶縁を生
じさせる熱センサを挿入するとよい。
用のほかに、本発明の対象は一般の機器技術にお
ける自動直列方式保護に使用することができる。
この場合には長時間負荷の際に電流回路絶縁を生
じさせる熱センサを挿入するとよい。
本発明によれば、入力端に過電圧が生じた場合
にも、逆直列接続された２つのパワーMOSFET
からなる電流制限器が電圧サージを縦方向電圧と
して吸収し、電子式SLICの耐え得る限界電流に
止めることができるものである。
にも、逆直列接続された２つのパワーMOSFET
からなる電流制限器が電圧サージを縦方向電圧と
して吸収し、電子式SLICの耐え得る限界電流に
止めることができるものである。
第１図は本発明の一実施例の原理接続図、第２
図はモノリシツク構成の電流制限器の部分の実施
例を示す接続図、第３図は第２図による電流制限
器の特性線図、第４図は接続機能を有する多結合
点の一例の接続図である。 HV…主デイストリビユータ、TB…加入者モ
ジユール、Ｓ１，Ｓ２…電流制限器、Th１，Th
２…サイリスタダイオード、Ｇ１，Ｇ２…ガス式
アブゾーバ、Ｔ１，Ｔ１′…パワーMOSFET、
SLIC…加入者線インターフエース回路。
図はモノリシツク構成の電流制限器の部分の実施
例を示す接続図、第３図は第２図による電流制限
器の特性線図、第４図は接続機能を有する多結合
点の一例の接続図である。 HV…主デイストリビユータ、TB…加入者モ
ジユール、Ｓ１，Ｓ２…電流制限器、Th１，Th
２…サイリスタダイオード、Ｇ１，Ｇ２…ガス式
アブゾーバ、Ｔ１，Ｔ１′…パワーMOSFET、
SLIC…加入者線インターフエース回路。
Claims (1)
- 【特許請求の範囲】 １ 主デイストリビユータHVと２つの心線ａ，
ｂを介して主デイストリビユータHVと結合され
電子式加入者線インターフエース回路SLICを内
蔵する加入者モジユールTBとを備えた交換設備
における過電圧吸収回路装置において、両心線
ａ，ｂ内に加入者線インターフエース回路SLIC
の前に直列方向に、同じ導電型の２つのエンハン
スメント形電界効果トランジスタＴ１，Ｔ１′の
直列に並ぶソース・ドレイン路がそれぞれ接続さ
れ、それらのドレイン端子が互に接続され、それ
らのソース・ゲート端子間にバイアス電圧が加え
られることを特徴とする過電圧吸収回路装置。 ２ バイアス電圧形成のために各MOS電界効果
トランジスタＴ１，Ｔ２のソース・ドレイン端子
間に複数の直列接続ダイオードＭ，M′が順方向
に接続され、ゲート端子はさらにそれぞれ抵抗
Ｒ，R′を介して供給電位と接続されていること
を特徴とする特許請求の範囲第１項記載の過電圧
吸収回路装置。 ３ バイアス電圧形成のためMOS電界効果トラ
ンジスタＴ１，Ｔ１′のゲート・ソース端子間の
出力側に少なくとも１つのオプトエレクトロニク
カプラ０１，０１′が接続されていることを特徴
とする特許請求の範囲第１項記載の過電圧吸収回
路装置。 ４ 別の電圧を加えるため付加のMOS電界効果
トランジスタがドレイン側で他のMOS電界効果
トランジスタＴ１，Ｔ１′のドレイン端子と接続
されていることを特徴とする特許請求の範囲第１
項ないし第３項のいずれか１項に記載の過電圧吸
収回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833340927 DE3340927A1 (de) | 1983-11-11 | 1983-11-11 | Schaltungsanordnung zur ableitung von ueberspannungen |
| DE3340927.7 | 1983-11-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60118024A JPS60118024A (ja) | 1985-06-25 |
| JPH0586129B2 true JPH0586129B2 (ja) | 1993-12-10 |
Family
ID=6214136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59235927A Granted JPS60118024A (ja) | 1983-11-11 | 1984-11-08 | 過電圧吸収回路装置 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0142128B1 (ja) |
| JP (1) | JPS60118024A (ja) |
| AT (1) | ATE40773T1 (ja) |
| BR (1) | BR8405721A (ja) |
| CA (1) | CA1260535A (ja) |
| DE (2) | DE3340927A1 (ja) |
| FI (1) | FI81469C (ja) |
| ZA (1) | ZA848759B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3712572C1 (de) * | 1987-04-14 | 1988-08-04 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung fuer den UEberspannungsschutz und die Rufstromeinspeisung an einer Anschlussleitung fuer Fernmelde-,insbesondere Fernsprechvermittlungsanlagen |
| CA1260171A (en) * | 1987-05-15 | 1989-09-26 | Reinhard W. Rosch | Protection arrangement for a telephone subscriber line interface circuit |
| DE3814661A1 (de) * | 1988-04-29 | 1989-11-09 | Nixdorf Computer Ag | Einrichtung zum schalten der rufwechselspannung an teilnehmeranschlussleitungen |
| US5146384A (en) * | 1989-04-28 | 1992-09-08 | Northern Telecom Limited | Automatically resetting protection arrangement for a telephone subscriber line interface circuit |
| EP0529949B1 (en) * | 1991-08-27 | 1996-06-26 | AT&T Corp. | Common mode voltage surge protection circuitry |
| GB9223773D0 (en) * | 1992-11-12 | 1992-12-23 | Raychem Ltd | Switching arrangement |
| US5696659A (en) * | 1993-02-10 | 1997-12-09 | Maruo; Masaya | Overcurrent protective circuit and semiconductor device |
| DE4326596C2 (de) * | 1993-08-07 | 1997-07-17 | Sel Alcatel Ag | Schutzschaltungsanordnung für elektronische Teilnehmerschaltungen |
| US6049447A (en) * | 1993-09-08 | 2000-04-11 | Siemens Ag | Current limiting device |
| CA2171186A1 (en) * | 1993-09-08 | 1995-03-16 | Helmut Rosch | Current limiter |
| DE4402461A1 (de) * | 1994-01-28 | 1995-08-03 | Sel Alcatel Ag | Schutzschaltung für eine Teilnehmeranschlußschaltung sowie Teilnehmeranschlußschaltung damit |
| US6266223B1 (en) * | 1999-06-30 | 2001-07-24 | Tyco Electronics Corporation | Line protector for a communications circuit |
| DE102007036330A1 (de) | 2006-09-12 | 2008-04-03 | Tremco Illbruck Productie B.V. | Verfahren zur Durchführung einer Verklebung und Verklebungs-Set zur Durchführung einer Verklebung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638931A (en) * | 1979-09-06 | 1981-04-14 | Sony Corp | Overcurrent detector circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631264A (en) * | 1970-02-11 | 1971-12-28 | Sybron Corp | Intrinsically safe electrical barrier system and improvements therein |
| DE2435606C3 (de) * | 1974-07-24 | 1979-03-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes |
| US4170740A (en) * | 1978-02-24 | 1979-10-09 | International Telephone And Telegraph Corporation | High voltage switch and capacitive drive |
| US4200898A (en) * | 1978-06-19 | 1980-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Current limiter |
| DE2834894A1 (de) * | 1978-08-09 | 1980-02-21 | Siemens Ag | Elektronische sicherung |
| DE3215551A1 (de) * | 1982-04-26 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer den ueberspannungsschutz von schnittstellenschaltungen |
-
1983
- 1983-11-11 DE DE19833340927 patent/DE3340927A1/de not_active Withdrawn
-
1984
- 1984-11-07 DE DE8484113450T patent/DE3476727D1/de not_active Expired
- 1984-11-07 AT AT84113450T patent/ATE40773T1/de not_active IP Right Cessation
- 1984-11-07 EP EP84113450A patent/EP0142128B1/de not_active Expired
- 1984-11-08 JP JP59235927A patent/JPS60118024A/ja active Granted
- 1984-11-09 ZA ZA848759A patent/ZA848759B/xx unknown
- 1984-11-09 FI FI844416A patent/FI81469C/fi not_active IP Right Cessation
- 1984-11-09 BR BR8405721A patent/BR8405721A/pt not_active IP Right Cessation
- 1984-11-09 CA CA000467460A patent/CA1260535A/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638931A (en) * | 1979-09-06 | 1981-04-14 | Sony Corp | Overcurrent detector circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE40773T1 (de) | 1989-02-15 |
| JPS60118024A (ja) | 1985-06-25 |
| BR8405721A (pt) | 1985-09-10 |
| FI81469B (fi) | 1990-06-29 |
| FI81469C (fi) | 1990-10-10 |
| DE3340927A1 (de) | 1985-05-23 |
| ZA848759B (en) | 1985-07-31 |
| EP0142128B1 (de) | 1989-02-08 |
| EP0142128A1 (de) | 1985-05-22 |
| FI844416A0 (fi) | 1984-11-09 |
| CA1260535A (en) | 1989-09-26 |
| FI844416L (fi) | 1985-05-12 |
| DE3476727D1 (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1266883A (en) | Protector circuit | |
| US4905119A (en) | Solid state overvoltage protection circuit | |
| FI68488B (fi) | Spaenningsstyrt transientskydd | |
| JPH0586129B2 (ja) | ||
| EP0540634B1 (en) | Process control instrument with loop overcurrent circuit | |
| IE913602A1 (en) | Circuit protection arrangement | |
| ATE182036T1 (de) | Schutzschaltung für telekommunikationsanlagen | |
| US4727571A (en) | Circuit for surge voltage protection in electronic telephone stations | |
| US5631797A (en) | Overvoltage protector | |
| EP0593588B1 (en) | Circuit protection arrangement | |
| BR8302094A (pt) | Disposicao de circuito para a protecao contra sobretansao em circuitos de interfaces | |
| US20020075619A1 (en) | Overvoltage protection circuit` | |
| US20020075623A1 (en) | Modem protection circuit | |
| CA1223992A (en) | Transient resistant key operated pulse generating calling device circuit | |
| US7019953B2 (en) | Voltage protection circuit | |
| KR920013837A (ko) | 가입자 회로보호 모듈장치 | |
| SU1374332A1 (ru) | Устройство дл защиты электронной нагрузки от перенапр жений | |
| RU21316U1 (ru) | Устройство защиты от перенапряжений телекоммуникационного оборудования | |
| JP3083882B2 (ja) | 多線路サージ防護方法 | |
| Smith | A floating, low-power subscriber line interface circuit bipolar IC technology | |
| JPH0145815B2 (ja) | ||
| JPS58212319A (ja) | 耐サ−ジ回路 | |
| JPS57160151A (en) | Semiconductor integrated circuit device | |
| KR20020063968A (ko) | 아날로그 가입자 회로의 2차 과전압 보호 회로 |